COMISSÃO DE CONTROLO DE INFECÇÃO – MODULO III

Nous avons validé la performance du contact Schottky et de la protection périphérique réalisés. Par la suite, nous allons vérifier les performances des JFETs de la plaque. À cause d’une erreur de masque, l’ouverture de polymide sur les DIG-JFET1 et DIG-JFET5 n’est pas effectuée. Nous n’avons donc pas l’accès au contact de ces composants à la fin du processus de fabrication. Seuls les DIG-JFET2, 3 et 4, JFET-1, JFET-2 sont donc caractérisés.

Le faible rendement de composants fonctionnels (%JFET Op) était un verrou pour les lots de JFETs fabriqués avec l’ancien masque (M1). Le Tableau 3-8 reporte ce rendement pour la plaque fabriquée avec le masque M2. Nous rappelons que le critère d’un JFET fonctionnel est que la polarisation de la grille source permet de

PiN01 PiN02 PiN03 PiN04

3000 3200 3400 3600 3800 4000 VBR (V) Diodes

moduler le courant drain-source à l’état passant et de bloquer ce courant par une valeur négative.

Tous les JFET monocanaux (JFET-m-2) sont fonctionnels. Le rendement chute à ~50% pour les DIG-JFETs, JFET à surface réduite. Aucun JFET1 n’est fonctionnel et seulement 10% du JFET2 sont fonctionnels. En augmentant la surface du composant, la possibilité pour le composant d’avoir des problèmes technologiques augmente. Deux origines de défaillance liées à la fabrication du composant peuvent être dégagées. La première est la qualité de l’épitaxie où se situe le canal latéral. La seconde est liée au processus de fabrication. Par exemple,

si la profondeur de gravure n’est pas homogène sur les grilles P+, la probabilité de

sur-gravure augmente avec la surface du composant. Il suffit d’avoir quelques endroits où le courant de fuite devient important à cause de la sur-gravure pour que le composant ne bloque pas. Au contraire, s’il y a des sous-gravures présentes à

certains endroits de grilles P+, la polarisation du canal devient difficile et celui-ci

reste ouvert quelle que soit la tension sur la grille. Dans ce cas, le courant drain source ne s’annule pas et le composant ne bloque pas. Les détails sur l’influence des problèmes de gravure sont présentés dans le chapitre 2

JFET-m-2 DIG-JFET2 DIG-JFET3 DIG-JFET4 JFET1 JFET2

% JFET Op 100% 56% 50% 50% 0% 10%

Tableau 3-8 : Taux de composants fonctionnels des JFETs du Run 1.

D’après les caractéristiques électriques, il y a deux modes de défaillance de contrôle par la grille. Le premier est qu’il n’y a pas de modulation ni de blocage. La

Figure 3-17 représente les caractéristiques du transistor dans les plans IDS-VDS et

VDS-IGS d’un DIG-JFET présentant ce premier mode de défaillance. La tension VGS

varie entre 0 V et -25 V. Cette variation n’engendre aucune modulation du courant drain source (Figure 3-17(a)). Nous pouvons supposer que le canal est non polarisé

quelle que soit la tension VGS. Dans les mêmes conditions, les courants de fuite de

la grille (Figure 3-17(b)) sont faibles et constants. Ce phénomène est différent de celui observé sur les JFETs précédents présentés dans le chapitre 2. La dépolarisation du canal est causée par un courant de grille important qui diminue de

la tension de grille (VG).

𝑉𝑉𝐺𝐺=𝑉𝑉𝐺𝐺0− 𝐼𝐼𝐺𝐺𝑅𝑅𝐺𝐺 (39)

Avec VG0, la tension à la sortie du circuit de commande, et RG la résistance

d’accès de la grille. Cette résistance est la somme de la résistance de métallisation et la résistance de contact. Sa valeur de cette résistance doit donc être faible pour éviter la chute de potentiel entre le contact et le semi-conducteur. Cependant, dans

le cas du JFET actuel, pour un faible courant IGS, la polarisation dans le canal est

importante, ce qui diminue la tension VG même pour un faible courant IG. Ce problème peut être dû à un contact de grille ohmique très résistif.

Deux hypothèses sont développées pour expliquer ce phénomène. La première est que les grilles ohmiques ne sont pas contactées à cause de la sous-gravure. La deuxième raison est liée à la méthode Lift-off utilisée pour réaliser le contact Schottky. En effet, il peut y avoir des résidus de la résine sur le SiC où le métal est déposé. Ceci entrainerait un non contact de la grille Schottky.

(a)

(b)

Figure 3-17 : Caractéristiques (a) de sortie et (b) du courant grille-source d’un JFET de test non fonctionnel à cause de forte résistance d’accès de la grille.

Le deuxième mode de défaillance est représenté sur la Figure 3-18. La Figure

3-18(a) représente le réseau IDS-VDS. Nous voyons que le courant IDS est

correctement modulé par la tension VGS. Cependant, pour une tension VGS = -20 V

(composant bloqué), le courant IDS (courbe jaune) augmente lors que la tension

drain source dépasse 15 V. Le composant ne bloque plus. Ce phénomène est dû à l’augmentation du courant de la grille. Nous voyons que dans la Figure 3-18(b), le

courant grille source (IGS) passe brutalement de 10-10 A à 10-7 A pour les mêmes

conditions. L’augmentation du courant IGS diminue la tension de grille, ce qui

entraine une dépolarisation de canal. Par conséquent, le canal n’est plus fermé et le courant drain source circule à nouveau.

(a)

(b)

Figure 3-18 : Caractéristiques (a) de sortie et (b) du courant grille-source d’un JFET de test non fonctionnel à cause de l’augmentation du courant grille-source pour forte

tension drain-source.

Ce phénomène d’augmentation du courant IGS brutale peut être dû à deux

raisons différentes. La première est liée à la résistance grille source qui diminue soudainement à cause de mise en contact des deux niveaux de métallisation pour

une certaine tension VGS. Le champ électrique (EOX) dans l’oxyde est calculé par :

𝐸𝐸𝑜𝑜𝑥𝑥 = ^{𝑑𝑑𝑉𝑉}_{𝑑𝑑𝑘𝑘}^{𝐺𝐺𝑆𝑆}

𝑜𝑜𝑥𝑥 (40)

Avec Tox, l’épaisseur de l’oxyde entre les deux métallisations, qui est de

500 nm. Pour VGS = -20 V, le champ EOX est donc égal à 0,4 MV/cm, qui est loin

d’être le champ de claquage de SiO2 (oxyde) qui est de l’ordre de 12 MV/cm.

Néanmoins, il peut y avoir des endroits où l’épaisseur de l’oxyde est plus faible que 500 nm, ce qui augmente localement le champ électrique. Sinon, il se peut que la qualité de l’oxyde ne soit pas parfaite, ce qui diminuerait le champ de claquage de l’oxyde [79].

La deuxième raison est liée au problème du Trenching. Ce problème peut arriver lors de la gravure pour contacter les grilles enterrées, présenté dans le

chapitre 2. Pour une tension grille source négative, la jonction P+N dans le JFET est

polarisée en inverse. Au pied du Trenching, l’épaisseur du P+ est plus faible, ce qui

engendre un champ électrique plus fort localement. Ceci augmenterait le courant de

fuite de la grille dès lors que la tension VGS dépasse un certain seuil.

Afin de vérifier les origines de défaillance, il faut mesurer séparément les courants de grille Schottky et de grille ohmique pour les gros JFETs ou JFETs de test. Il est donc nécessaire d’ajouter un DIG-JFET qui permettra de distinguer ces deux grilles dans la prochaine révision.