Dispositivo L´ogico Program´avel Simples

Figura 2.2: PROM: arquitetura. em Campo.

2.2

Dispositivo L´ogico Program´avel Simples

Os PLDs mais simples e com menor densidade s˜ao os SPLDs. Esta se¸c˜ao aborda estes dispositivos que serviram de base tecnol´ogica para produtos mais sofisticados como CPLDs e FPGAs.

2.2.1

A Mem´oria PROM

O primeiro dispositivo program´avel utilizado para implementa¸c˜ao de fun¸c˜oes l´ogicas foi a PROM (Programmable Read-Only Memory - Mem´oria Program´avel S´o de Leitura), inven- tada pelo engenheiro de foguetes e cientista chinˆes, Wen Tsing Chow, em 1956 (CHOW; HENRICH, 1962). Uma PROM sai de f´abrica com todos os bits em n´ıvel l´ogico alto. A programa¸c˜ao ´e irrevers´ıvel e realiza-se por queima de fus´ıveis para os bits que se deseja alte- rar para n´ıvel l´ogico baixo. A PROM pode ser utilizada para implementar circuitos l´ogicos usando as linhas de endere¸cos como a entrada e as linhas de dados como a sa´ıda do circuito. A fun¸c˜ao l´ogica ´e mapeada como uma express˜ao na forma de soma-de-produtos. A figura 2.2 mostra a arquitetura de uma PROM de 3 entradas e 4 sa´ıdas. Neste caso, s˜ao necess´arios 32 fus´ıveis integrados no chip. Para uma PROM de n entradas e k sa´ıdas o n´umero necess´ario de fus´ıveis z(n, k) seria:

Figura 2.3: PLA: arquitetura.

z(n, k) = k.2n (2.1)

Da equa¸c˜ao ´e poss´ıvel notar que o n´umero de fus´ıveis integrados em uma PROM cresce exponencialmente com o aumento das linhas de entrada o que torna caro o emprego deste dispositivo para o mapeamento de fun¸c˜oes l´ogicas com muitas entradas. Al´em do mais, para fun¸c˜oes l´ogicas que podem ser expressas como soma de poucos mintermos a maior parte do circuito da PROM fica inutilizado, uma vez que ´e realizada decodifica¸c˜ao total na entrada (TOCCI; WIDMER, 2003). Pode-se notar que a PROM para implementa¸c˜ao de circuitos l´ogicos n˜ao ´e sempre eficiente, e portanto, ´e raramente utilizada com esta finali- dade (BROWN; ROSE, 1996).

2.2.2

Tecnologia PLA

Em 1972, a National Semiconductor Corporation introduziu no mercado o primeiro disposi- tivo criado especificamente para implementa¸c˜ao de circuitos l´ogicos – o PLA (Programmable Logic Array - Arranjo L´ogico Program´avel) DM7575. A figura 2.3 ilustra a arquitetura de um PLA de 3 entradas e 4 sa´ıdas. Ela possui dois n´ıveis de l´ogica, um plano AND (na entrada) e um plano OR (na sa´ıda), ambos program´aveis. A maior flexibilidade desta ar- quitetura resulta na possibilidade de mapear-se de forma mais eficiente fun¸c˜oes l´ogicas que possuam grande n´umero de entradas.

2.2. DISPOSITIVO L ´OGICO PROGRAM ´AVEL SIMPLES 13 esse motivo ´e freq¨uentemente chamado de MPLA (Mask Programmable Logic Array - Arranjo L´ogico Programado por M´ascara) e n˜ao pode ser considerado um FPD. Em 2 de junho de 1975 na EE Times, a Intersil anunciou um chip chamado IM5200. No mesmo ano, Ron Cline da Signetics Corporation desenvolveu o 825100. Estes dois dispositivos eram baseados na arquitetura do PLA, contudo podiam ser programados em campo, e portanto, passaram a ser referenciados pelo acrˆonimo FPLA (Field Programmable Logic Array - Arranjo L´ogico Programado em Campo) (PELLERIN; HOLLEY, 1991). Eles tinham finalidade inicial de substituir circuitos l´ogicos de acoplamento (glue logic) e por permitirem a programa¸c˜ao por parte do usu´ario, podem ser considerados FPDs.

Para um PLA com n entradas, k portas no plano AND e m sa´ıdas, temos que qualquer vari´avel de entrada (ou seu complemento) pode ser uma entrada de qualquer porta AND. Logo, qualquer porta no plano AND pode ser configurada para implementar um dos 3n

poss´ıveis termos-produtos2_{. A estrutura do PLA permite que qualquer termo-produto seja}

conectado a qualquer porta OR. Esta caracter´ıstica ´e referida como “compartilhamento de termo-produto” (product-term-sharing) e permite que muitos elementos l´ogicos comuns sejam compartilhados entre os circuitos de sa´ıda (plano OR). Ao contr´ario da PROM, o n´umero de termos-produtos ´e limitado pelo plano AND, ou seja, uma fun¸c˜ao l´ogica poder´a ter no m´aximo k termos-produtos, o que torna a minimiza¸c˜ao das fun¸c˜oes uma etapa cr´ıtica na implementa¸c˜ao do projeto. Tal dispositivo permite implementar m fun¸c˜oes l´ogicas de n vari´aveis, cada fun¸c˜ao podendo ser composta pela soma de at´e k termos-produtos.

A opera¸c˜ao dos PLAs ´e, em geral, mais lenta que a das PROMs pelo fato e existirem dois arranjos program´aveis atrav´es dos quais os sinais devem se propagar. A presen¸ca de dois planos program´aveis tamb´em torna o custo de fabrica¸c˜ao de PLAs mais elevado que o das PROMs.

2.2.3

Tecnologia PAL

Em 1978, a empresa americana Monolithic Memories Inc. (MMI)3 _{lan¸cou no mercado o PAL}

(Programmable Array Logic - L´ogica de Arranjo Program´avel). Este tipo de dispositivo da mesma forma que a PROM possui dois n´ıveis de portas l´ogicas: um plano AND e um plano OR. A diferen¸ca reside no fato de que, ao contr´ario do que acontece na PROM, as entradas das portas AND s˜ao program´aveis enquanto o plano OR possui conex˜oes fixas. Tal distin¸c˜ao

2

Isso se deve ao fato de existirem trˆes poss´ıveis configura¸c˜oes para a entrada no plano OR: verdadeiro, complemento ou desconectado.

3

A Monolithic Memories Inc. fundiu-se `a Advanced Micro Devices (AMD) em 1987 e tornou-se a divis˜ao de l´ogica program´avel em campo da AMD – Vantis Corporation. Em 1999, a AMD vendeu a unidade Vantis Corp. por 500 milh˜oes de d´olares para a Lattice Semiconductor (RISTELHUEBER, 1999).

Figura 2.4: PAL: arquitetura.

´e ilustrada na figura 2.4 na qual ´e apresentada a arquitetura e um PAL com trˆes entradas e quatro sa´ıdas. Dispositivos usando esta tecnologia podiam ser programados uma ´unica vez, da mesma forma que as PROMs.

Os PALs superaram as desvantagens de alto custo e baixa performance dos PLAs atrav´es da redu¸c˜ao a um ´unico plano program´avel. A perda de generalidade inserida pelas conex˜oes fixas do plano OR foram compensadas, em termos de mercado, com a produ¸c˜ao de variados tipos de PAL com diferentes quantidades de linhas de entrada, linhas de sa´ıda e diversos tamanhos de portas OR. As PALs possuem ainda flip-flops ligados `a sa´ıda das portas OR de forma que a implementa¸c˜ao de circuitos seq¨uenciais se torna poss´ıvel.

A maneira como o hardware digital era projetado foi profundamente afetada ap´os o lan¸camento dos PALs de forma que a estrutura deste dispositivo tornou-se a base para os PLDs em uso na atualidade (BROWN; ROSE, 1996).

2.2.4

Tecnologia GAL

Os FPDs ganharam um novo membro em 1985 com o lan¸camento do GAL (Generic Array Logic - L´ogica de Arranjo Gen´erico) pela Lattice Semiconductor, que foi uma evolu¸c˜ao direta da tecnologia PAL. Os dispositivos GAL utilizam uma matriz de EEPROM ao inv´es de fus´ıveis para selecionar as conex˜oes no plano AND. Desta forma, o diferencial pr´atico reside no fato de que o GAL pode ser apagado e reprogramado, ao contr´ario do PAL que pode ser programado uma ´unica vez.

2.2. DISPOSITIVO L ´OGICO PROGRAM ´AVEL SIMPLES 15

Figura 2.5: Arquitetura de um dispositivo GAL22v10 (LATTICE SEMICONDUCTOR CORP., 2006).

Figura 2.6: Macroc´elula de um dispositivo GAL22v10 (LATTICE SEMICONDUCTOR CORP., 2006).

A arquitetura GAL ´e constituida de um plano AND na entrada e o plano OR est´a em- butido num arranjo de OLMCs (Output Logic MacroCells - Macroc´elulas L´ogicas de Sa´ıda). A figura 2.5 mostra a estrutura interna do GAL22v10. ´E importante observar a presen¸ca de buffers de trˆes estados nas entradas e sa´ıdas do GAL, al´em de realimenta¸c˜ao das sa´ıdas para o plano AND tamb´em feito por interm´edio de buffers.

A figura 2.6 apresenta a macroc´elula de um GAL22v10 da Lattice. Dependendo da pro- grama¸c˜ao ela pode operar em modo registrado ou combinacional e a sa´ıda pode ser comple- mentada ou n˜ao. O GAL22v10 possui 10 macroc´elulas sendo que podem receber na entrada 8, 10, 14 ou 16 termos-produtos provenientes do plano AND.