10−3 10−2 10−1 Eb/No [dB]
BER (bit error rate)
CD
1−LS−MuD (DSP) 1−LS−MuD (MATLAB) Single−user Bound
Figura 6.4: Resultados do processamento em DSP para avalia¸c˜ao de desempenho com alto carregamento do sistema transmissor/receptor 1 − opt LS-MuD implementado para
K = 12, N = 15 e L = 0, 8
estrat´egias para a minimiza¸c˜ao dos erros de quantiza¸c˜ao, desta forma, sua perfomance ´e bastante superior se comparada a outros microcontroladores como Motorola MC68HC16 e Intel 80196.
6.3
Imagens da Bancada de Processamento
S˜ao mostradas algumas imagens da bancada de processamento utilizada neste traba- lho. Atrav´es do conversor DAC (Digital-to-Analog Converter ) integrado `a plataforma do DSKC6713, foram geradas as formas de onda `a sa´ıda do receptor 1-LS-MuD. Por´em, este processo n˜ao foi realizado em tempo real, necessitando que o processamento em DSP fosse anteriormente executado e, em seguida, tomou-se a vari´avel resultante `a sa´ıda do 1-LS-MuD no conversor DAC para que o sinal pudesse ser capturado no oscilosc´opio. Este procedimento foi executado atrav´es da ferramenta Simulink do Matlab.
6.3 Imagens da Bancada de Processamento 41
Figura 6.5: Parˆametros de entrada utilizados no processamento em DSP do Carregamento do Sistema transmissor/receptor 1 − opt LS-MuD implementado.
6.3 Imagens da Bancada de Processamento 42 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1 10−3 10−2 10−1 Índice de Carregamento, L
BER (bit error rate)
CD
1−LS−MuD (DSP) 1−LS−MuD (MATLAB) Single−user Bound
Figura 6.6: Resultados do processamento em DSP do Carregamento do Sistema transmissor/receptor 1 − opt LS-MuD implementado para Eb/N0[dB] = 7dB e K e N de
6.3 Imagens da Bancada de Processamento 43
Figura 6.7: Parˆametros de entrada utilizados no processamento em DSP para tolerˆancia ao Ffeito Near-Far no Sistema transmissor/receptor 1 − opt LS-MuD
6.3 Imagens da Bancada de Processamento 44 −6 −4 −2 0 2 4 6 10−3 10−2 10−1 NFR [dB]
BER (bit error rate)
CD
1−LS−MuD (DSP) 1−LS−MuD (MATLAB) Single−user Bound
Figura 6.8: Resultados do processamento em DSP para tolerˆancia ao Ffeito Near-Far no Sistema transmissor/receptor 1 − opt LS-MuD implementado para N = 15, Kinteresse = 4, Kinterf erentes= 8 e Eb/N0[dB] dos usu´arios de interesse igual a 7dB.
6.3 Imagens da Bancada de Processamento 45
Figura 6.9: Imagem da banca de processamento utilizando a plataforma do DSK C6713 interligada `a um computador via USB e ao oscilosc´opio.
Figura 6.10: Detalhe do sinal processado em DSP e enviado ao oscilosc´opio atrav´es de um DAC ligado `a sa´ıda LineOut da plataforma.
6.3 Imagens da Bancada de Processamento 46
Figura 6.11: Detalhe da liga¸c˜ao entre a plataforma do DSK C6713 e o oscilosc´opio atrav´es da sa´ıda LineOut.
Figura 6.12: Detalhe da plataforma do DSK C6713 da Spectrum Digital Inc. que utiliza o processador DSP TMS320C6713 fabricado pela Texas Instruments’s Inc., observa-se tamb´em os cabos de alimenta¸c˜ao, USB para liga¸c˜ao com computador e na
47
7
Complexidade Computacional
em DSP
Para a an´alise da complexidade computacional do c´odigo criado em DSP, utilizou- se da ferramenta Profile do Code Composer Studio (CCS). Maiores informa¸c˜oes sobre esta ferramenta ver anexo C. Esta ferramenta pode monitorar os ciclos no DSP durante a execu¸c˜ao do c´odigo desenvolvido ou parte dele. Neste trabalho, foram escolhidas as fun¸c˜oes elaboradas para a detec¸c˜ao convencional e o algoritmo 1 − opt LS, chamadas no c´odigo desenvolvido no CCS, respectivamente de MF DecisorHard e LS 1 opt.
Por´em, a utiliza¸c˜ao desta ferramenta aumenta demasiadamente o tempo de proces- samento. Portanto, foram realizados processamentos em que cada fun¸c˜ao escolhida era executada 5 vezes e fez-se a m´edia aritm´etica do n´umero de ciclos no DSP efetuados durante a execu¸c˜ao de cada fun¸c˜ao. A figura 7.1 ilustra um processamento em que foi utilizado a ferramenta Profile. Neste processamento foram utilizados ganho de processa- mento N = 25 e n´umero de usu´arios ativos igual a 10.
Figura 7.1: Resultados de um processamento usando a ferramenta Profile do Code Composer Studio (CCS) para estimativa da complexidade computacional para K = 10 e
N = 25.
Foram realizados diversos processamentos de forma a se obter um padr˜ao da comple- xidade computacional para cada uma das fun¸c˜oes.
7.1 Complexidade do Detector Convencional 48
7.1
Complexidade do Detector Convencional
Para a an´alise da complexidade computacional do CD foram realizados diversos pro- cessamentos com varia¸c˜ao dos parˆametro K e N obtendo-se valores m´edios entre 5 execu¸c˜oes da fun¸c˜ao MF DecisorHard. Os resultados s˜ao mostrados na tabela 7.1. Atrav´es de uma an´alise visual da tabela 7.1, pˆode-se notar que os ciclos realizados pelo DSP durante a execu¸c˜ao desta fun¸c˜ao eram proporcionais ao valor de K e N . Desenvolveu-se, ent˜ao, uma tabela comparativa para confirma¸c˜ao desta tendˆencia, como ´e confirmado na tabela 7.2. Tendo um fator de proporcionalidade definido, K × N , tra¸cou-se um mapa de processa- mentos onde este fator repetia-se conforme a tabela 7.3, onde as posi¸c˜oes com asterisco indicam repeti¸c˜ao do fator K × N em um ou mais processamentos. Nestas posi¸c˜oes, realizou-se a m´edia aritm´etica dos ciclos do DSP realizados com um mesmo fator K × N . De posse destes dados, montou-se a tabela final da complexidade computacional do CD em fun¸c˜ao do fator de proporcionalidade K ×N , tabela 7.4. A partir dos valores da tabela da tabela 7.4, gerou-se o gr´afico da figura 7.2, que pode ser ajustado (fitting) de acordo com: DSPCDCycles= 1658 + (1120 · K · N ) Tb ciclos seg (7.1) sendo DSPCDCycles o n´umero de ciclos de processamento por segundo que o DSP executa para detectar um bit de todos os K usu´arios com ganho de processamento N em um detector convencional. Verifique que a dependˆencia de processamento resultou linear em rela¸c˜ao ao produto KN . Note-se ainda que o ciclo de processamento deve ser realizado em um intervalo de tempo menor ou igual ao per´ıodo de informa¸c˜ao detectada, Tb, para que
o receptor implementado em DSP possa atender aplica¸c˜oes em tempo real. Finalmente, o processo de fitting foi realizado utilizando a ferramenta “cftool ”do Matlab, obtendo- se uma boa concordˆancia entre a equa¸c˜ao (7.1) e os valores de ciclos de processamento coletados diretamente do DSP, conforme mostrado na figura 7.2.