Por último, a junção de todos os blocos de ganho formam o LNA de entrada simples e saída diferencial mostrado na Figura 37. É interessante notar que ao redor de cada módulo foi adicionado um NISO, poço profundo do tipo N que forma um diodo inversamente pola- rizado com o substrato interno, separando-o, dessa forma, do substrato externo. Esta técnica permite isolar os circuitos de compartilharem o mesmo substrato, diminuindo, assim, o ruído de acoplamento devido ao substrato (SECAREANU et al., 2000).
Figura 37 – Layout Completo do LNA.
Fonte: Exportado do Cadence Virtuoso.
6.4 Misturador
Todas as técnicas descritas anteriormente foram igualmente utilizadas nos misturado- res. A Figura 38 mostra o layout completo do misturador. Nota-se que o layout é totalmente simétrico em torno do eixo vertical, minimizando assim o descasamento de fase e amplitude entre os canais diferenciais.
Figura 38 – Layout do Misturador.
6.5 Layout Completo
Na Figura 39 é possível visualizar o layout completo do Front-End. Nele já é possível ver todas as conexões entre os circuitos e os pads, que fazem a ligação do circuito integrado com o mundo externo. Foram ainda adicionados capacitores de desacoplamento ocupando os espaços vazios entre os blocos do CI. Esses capacitores são úteis para assegurar um tensão de alimentação livre de sinais de alta frequência indesejados. Vale salientar que os pads à direita da Figura 39 devem ser conectados ao circuito de malha de captura de fase (PLL), mencionado em (COSTAJR et al., 2014).
Outras figuras com mais detalhes visuais dos layouts podem ser encontradas no Apên- dice A.1.
Todas as conexões foram cuidadosamente construídas para minimizar a resistência da linha. Para os sinais de alta frequência, como o sinal RF e o do LO, foram utilizadas linhas de transmissão do tipo stripline (sinal envolvido por planos de terra) (RAZAVI, 2011). Esse cuidado especial permite que os sinais de alta frequência sofram pouca fuga para o ambiente externo, ou pouca interferência do ambiente externo. Esse confinamento produz, então, uma isolação bastante desejada, uma vez que, tanto sinais de baixíssima potência (Pin= −123dBm), quanto sinais com níveis bem mais elevados (PLO = −7dBm), convivem no mesmo ambiente. A visualização 3D de uma das linhas de transmissão pode ser vista na Figura 40. Nela o metal mais abaixo e o mais acima estão aterrados e envolvem as linhas de alimentação Vdd e Vbias, evitando que sinais de alta frequência interfiram na alimentação dos circuitos.
Figura 39 – Layout do Front-End Completo com os Capacitores de Desacoplamento.
Figura 40 – Visualização em 3D de uma das Linhas de Transmissão utilizadas nesse Layout.
7 Resultados
7.1 Front-End Completo
Continuando com o fluxo de projeto analógico, a etapa de layout é seguida de uma série de simulações de desempenho, as quais avaliam se o ganho de conversão, linearidade, figura de ruído e perda de retorno estão de acordo com os requisitos. Essa análise é importante, uma vez que garante que o desempenho do circuito pós-layout seja o mais próximo possível dos requisitos de sistemas, por meio de iterações esquemático → layout → desempenho → esquemático.
Para a frequência de entrada de 401,635 MHz e um oscilador local de 420,0 MHz, a frequência intermediária de saída foi de 18,365 MHz com uma amplitude de 5,5 mV, equivalente a -52,2 dBm em uma carga de 2 kΩ, assim como apresentado na Figura 41.
O ganho de conversão, que é a diferença em dB da potência do sinal na entrada do LNA (401,635 MHz) com a potência do sinal FI (18,365 MHz) na saída do misturador, atingiu um valor de 54 dB, 5 dB acima do requerido. Devido à perdas de inserção nas linhas de transmissão e à redução das correntes de polarização, ambas causadas por resistências e capacitâncias para- sitas, aquele valor foi 12 dB abaixo do desempenho pré-layout (mostrado no Quadro 18). Essa diferença, no entanto, era prevista e foi devidamente compensada ainda no projeto em nível de esquemático, através, principalmente, do aumento do valor da carga do misturador, propiciada pela técnica de current steering.
Uma perda de retorno de -20 dB foi alcançada devido à realização de otimização pós- layoutnos valores dos indutores LGe LSda Figura 20. A figura de ruído, por sua vez, foi degrada em relação àquela do LNA individual, por causa da adição dos pads, passando de 0,9 dB para 2,3 dB. Esse valor, no entanto, está bem abaixo do requisito de 4,3 dB. A queda no consumo de energia de 68,5 mW para 47 mW se deve em consequência da redução das correntes de polarização causada pelas resistências parasitas das linhas de alimentação do circuito integrado. No Quadro 20 é feito um paralelo do presente trabalho com outras implementações de Front-End. Para avaliar essa comparação foram utilizadas as Figura de Mérito (FoM) mostra- das nas Equações 7.1a e 7.1b. Como se pode ver, este projeto atinge bons resultados quando comparados com o estado da arte. O design pode não ser o mais econômico em consumo de energia, mas é esperado que os resultados de pós-layout sejam muito próximos dos que serão medidos na prática, validando totalmente esse trabalho para as suas aplicações. É importante ressaltar que, apesar de (DESSOUKY; RAGAI; HAFEZ, 2009) apresentar valores mais eleva- dos de FoMs, o seu trabalho foi desenvolvido somente em nível de esquemático, ao contrário das outras referências e do trabalho corrente.
Figura 41 – Gráfico de Desempenho do Front-End Pós-layout no Domínio do Tempo.
Fonte: Retirado do visualizador Ezwave.
FoM1= GdB/Pdis|mW, (7.1a) FoM2= Gabs
(NFabs − 1)Pdis|mW. (7.1b) Quadro 20 – Resumo dos Parâmetros de Desempenho do Front-End a Nível de Esquemático.
Referências Ganho (dB) IIP3 (dBm) Cons. (mW) NF (dB) Freq. (GHz) FoM 1 (dB/mW) FoM 2 (1/mW) Este trabalho 54,0 -63,0 47,0 2,3 0,4 1,15 7654,12 Dessouky09a 60,0 -75,0 7,2 8,5 0,4 8,33 22845,60 Nam07b 33,0 -7,5 32,0 2,5 2,4 1,03 80,12 Steyaert00c 54,5 -6,2 113,0 8,2 1,8 0,48 444,83 Kulkarni10d 80,0 -8,0 58,0 7,9 0,8 1,38 0,2
a (DESSOUKY; RAGAI; HAFEZ, 2009) - Resultados de simulação Pré-layout. b (NAM et al., 2007) - Resultados de simulação Pós-layout.
c (STEYAERT et al., 2000) - Resultados de medição. d (KULKARNI et al., 2010) - Resultados de medição.
Na Figura 42 é possível ver o espectro na saída do misturador para os ramos I e Q. Neles, é interessante observar que o desbalanceamento entre os canais em fase e em quadratura é de somente 0,29 dB e que a diferença entre o nível de potência do oscilador local e do sinal FI está em 17,0 dB para o I e em 16,5 dB para o Q, indicando um bom isolamento LO-FI.
Por fim, é factível afirmar que o desempenho do Front-End multipadrão em tecnologia CMOS aqui desenvolvido apresenta valores condizentes com o estado da arte e em acordo com os requisitos do sistema.
Figura 42 – Gráfico de Desempenho do Front-End Pós-layout no Domínio da Frequência.
8 Conclusão
Envolvido em um projeto de âmbito maior, o qual almeja-se dar continuidade ao sistema brasileiro de coleta de dados ambientais através da utilização de uma constelação de nanossa- télites, este trabalho, pioneiro na área de circuito integrado de rádio frequência para aplicações espaciais no Brasil, desenvolveu um Front-End multipadrão de entrada simples e saída dife- rencial em quadratura na tecnologia CMOS padrão de 130 nm da STMicroelectronics para ser embarcado em satélites de pequeno porte.
Inicialmente, foi feita uma contextualização sobre o funcionamento dos sistemas ambi- entais de coleta de dados baseados em satélites, destacando a sua importância no monitoramento remoto de territórios continentais. Em seguida, os dois sistemas mais relevantes para esse tra- balho foram detalhados, o SBCDA e o ARGOS. Os protocolos de comunicação utilizados no uplink de dados daqueles sistemas foram especificados. E, logo após, foi esclarecida a moti- vação de integrar um FE a ser embarcado em nanossatélites de coleta de dados e foi realizada uma breve discussão sobre as principais arquiteturas de receptores, culminando na escolha da arquitetura baixa-FI foi como a referência para essa dissertação.
Uma vez que as especificações dos sistema de coleta de dados foram descritas e a ar- quitetura do Front-End determinada, foi possível derivar os valores de figura de ruído, ganho e linearidade necessários ao FE para que atendesse, ao mesmo tempo, o sistema brasileiro, SBCD e o franco-americano, ARGOS-3.
Posteriormente, a partir de uma revisão das principais técnicas de projeto de LNA e de topologias de misturadores, os seguintes circuitos foram escolhidos para servir de base para o projeto: um LNA de múltiplos estágios com entrada simples e saída diferencial em quadratura; e um misturador ativo duplamente balanceado com acoplamento DC.
Utilizando-se, então, do fluxo de projeto analógico padrão para circuitos integrados, a seguinte iteração foi realizada. Primeiro, as topologias estabelecidas foram simuladas em nível de transistores até que suas especificações se ajustassem com as do sistema. Após a obtenção de circuitos funcionais, a etapa de layout foi iniciada e os parasitas extraídos. Novas simula- ções de desempenho foram, então, efetuadas com o intuito de se averiguar a conformidade do desempenho pós-layout com as especificações iniciais do projeto. Caso isso não acontecesse, o fluxo reiniciaria-se até que os requisitos fossem cumpridos.
Foi empregado no projeto um LNA multiestágio com um topologia cascode a fim de conseguir uma boa isolação entre entrada e saída e permitir um ganho alto. No primeiro está- gio utilizou-se um indutor de degeneração, que garante um bom casamento de impedância de entrada, e um tanque LC para aumentar a seletividade e fornecer um alto ganho. Um conversor de entrada simples para saída diferencial permitiu que os misturadores pudessem ser do tipo
diferencial, promovendo um cancelamento no efeito de feedtrhough do oscilador local na saída FI.
Finalmente, consumindo 47 mW e com um ganho de conversão de 54 dB, um IIP3 de -63 dBm e uma figura de ruído de 2,3 dB, o circuito desenvolvido nesse trabalho teve seu desempenho em total acordo com os requisitos de sistema extraídos previamente. Dessa forma, foi possível validar os objetivos de criar especificações únicas para um FE multipadrão e de reduzir em tamanho, mas melhorar em desempenho, o atual do transponder do SBCDA.
A próxima etapa do projeto será o envio do layout para fabricação na STMicroelectro- nics e, logo após, serão realizados de vários testes de desempenho, como as análises de ganho de conversão, linearidade, perda de retorno e figura de ruído.
A fim de dar continuidade ao recente trabalho, deseja-se ampliar a solução atual com a intenção de se obter um receptor completamente integrado. Isso deve ser feito a partir da adição de circuitos de polarização internos, como o bandgap, permitindo a redução no número de pinos externos ao CI; a inclusão de um conversor analógico digital projetado especificamente para a aplicação de coleta de dados ambientais e; a utilização de técnicas mais atuais para o design do Front-End, tais como, uma célula QLMV (Quadrature LNA-Mixer-VCO cell) com amplificador FI de ganho variável. Em um etapa posterior, pode-se ainda avaliar a possibilidade de integração do Transponder inteiro, incluindo os receptor e transmissor analógicos e um processamento digital dedicado para os sinais à bordo dos satélites.
Por fim, esse trabalho pretendeu formar profissionais especializados na área de circuitos integrados de rádio frequência atuando, especificamente, no âmbito de aplicações espaciais, por meio do desenvolvimento de uma interface de rádio frequência composta por um amplificador com baixo ruído e alto ganho e um conjunto misturadores em quadratura para ser embarcado em nanossatélites de coleta de dados ambientais.
Referências
ARGOS-SYSTEM. 2013. Disponível em: <http://www.argos-system.org/>.
BAGHERI, R. et al. An 800-MHz–6-GHz Software-Defined Wireless Receiver in 90-nm CMOS. IEEE Journal of Solid-State Circuits, 2006.
BAKER, J. R. CMOS Circuit Design, Layout, and Simulation. 3rd. ed. [S.l.: s.n.], 2010. 1208 p. ISBN 978-0780348233.
BLACKWELL, W. et al. Nanosatellites for Earth Environmental Monitoring: The MicroMAS Project. In: Proceedings of Meeting on Microwave Radiometry and Remote Sensing of the Environment (MicroRad), 2012 12nd Specialist. [S.l.: s.n.], 2012.
BONFIM, T. S. Projeto de Amplificador de Baixo Ruído em 900 MHz para Sistema em Chip CMOS. Tese, 2010.
CAMARA, C. S. J. Misturador CMOS para Receptor UHF Integrado em Tecnologia STMicroelectronics 130 nm. 58 p. Dissertação (Trabalho de Conclusão de Curso) — Universidade Federal do Rio Grande do Norte, Natal, 2012.
CARVALHO, M. J. M. de et al. Estudo de Estratégias de Mitigação de Detritos Espaciais para uma Constelação de Nano Satélites de Coleta de Dados Ambientais. In: Proceedings of 16th ISU Anual International Symposium. [S.l.: s.n.], 2012.
COSTAJR, C. A. M. et al. Specifications for a Multi-Standard SBCD/ARGOS-3 Integrated UHF Satellite Receiver. [S.l.], 2014.
DESSOUKY, M. A.; RAGAI, H. F.; HAFEZ, A. A. Design of a low-power ZigBee receiver front-end for wireless sensors. Microelectronics Journal, v. 40, p. 1561–1568, 2009. Disponível em: <www.elsevier.com/locate/mejo>.
ELLINGER, F. Radio Frequency Integrated Circuits and Technologies. [S.l.]: Springer, 2007. ISBN 978-3-540-69324-6.
EOPORTAL Directory - Argos DCS (Data Collection System). 2014. Disponível em: <https://directory.eoportal.org/web/eoportal/satellite-missions/a/argos-dcs>.
ESPACIAIS, I. N. de P. Relatório Técnico do CBERS. [S.l.], 2013.
GINARI, G. L. A. SAFIR: A Small-Satellite Program for Two-Way Environmental Data Collection and Distribution. In: CONFERENCE, S. S. (Ed.). Technical Session IX: International Programs. [S.l.: s.n.], 1992.
HAUS, H. et al. Representation of Noise in Linear Twoports. In: Proceedings of the IRE. [S.l.: s.n.], 1960.
HUANG, T. et al. A 22-mW 435 MHz silicon on insulator CMOS high-gain LNA for subsampling receivers. In: Circuits and Systems, 2003. ISCAS ’03. Proceedings of the 2003 International Symposium on. [S.l.: s.n.], 2003.
KARANICOLAS, A. N. A 2.7-V 900-MHz CMOS LNA and Mixer. IEEE Journal of Solid-State Circuits, p. 1939 – 1944, 1996.
KO, J. et al. A 19-mW 2.6-mm2 L1/L2 Dual-Band CMOS GPS Receiver. IEEE Journal of Solid-State Circuits, 2005.
KULKARNI, R. et al. UHF Receiver Front-End: Implementation and Analog Baseband Design Considerations. IEEE Circuits and Systems Society, v. 20, p. 197–210, 2010.
LAI, D. et al. A CMOS Single-Differential LNA and current bleeding CMOS mixer for GPS Receivers. In: EDITOR (Ed.). Proceedigns of the 12th IEEE International Conference on Communication Technology (ICCT). [S.l.: s.n.], 2010. ISBN 978-1-4244-6868-3.
LEE, T. H. The Design of CMOS Radio-Frequency Integrated Circuits. 2. ed. [S.l.]: Cambridge University Press, 2004. ISBN 9780521835398.
LINDBLAD, N. Master Thesis, Simulations of III-V NWFET Double-Balanced Gilbert Cells with an Improved Noise Model. 2013.
MALOBERTI, F. Analog Design for CMOS VLSI Systems. [S.l.]: Springer Science and Business Media, 2001. 374 p. ISBN 978-0-7923-7550-0.
MARAL, G.; BOUSQUET, M. Satellite Communications Systems. [S.l.]: John Wiley and Sons, 2002. ISBN 0-471-49654-5.
MARIN, J. RF Front-end Integrated Circuit for Emergency Systems based on CubeSat Communications. 66 p. Dissertação (Tese de Mestrado) — Katholieke Universiteit Leuven, Leuven, 2012.
MICROSEMI. Datasheet of Quantum SA.45s Chip Scale Atomic Clock. [S.l.], 2012. Disponível em: <http://www.microsemi.com/products/timing-synchronization-systems/ embedded-timing-solutions/components/sa-45s-chip-scale-atomic-clock#documents>. MONOLITHICS, I. R. Datasheet of RF1419d. [S.l.], 2008. Disponível em: <http: //wireless.murata.com/datasheet?/RFM/data/rf1419d.pdf?ref=rfm.com>.
MORELLE, R. Argos: Keeping track of the planet - BBC NEWS. 2007. Disponível em: <http://news.bbc.co.uk/2/hi/science/nature/6701221.stm>.
NAM, I. et al. A Wideband CMOS RF Front-End Using AC-Coupled Current Mirrored Technique for Multiband Multistandard Mobile TV Tuners. Microwave and Wireless Components Letters, IEEE, v. 17, n. 10, p. 739–741, 2007.
NGUYEN, T.-K. et al. A low-power RF direct-conversion receiver/transmitter for a 2.4 GHz band IEEE 802.15.4 standard in 0.18 um CMOS tecnology. IEEE Trans. Microw. Theory Tech, v. 54, n. 12, p. 4061–4071, 2014.
PHAM, B. Tese, A 1.9 GHz Gilbert Mixer in 0.18 um CMOS for a Cable Tuner. 2008.
PIETRON, D. et al. Implementation of the Bluetooth Receiver RF Front-End in the CMOS-RF 130 nm Technology. In: Proceedings of 25th International Conference Mixed Design of Integrated Circuits and Systems. [S.l.: s.n.], 2014.
RAE, J. C. P. Detector de Sinais para os Satélites do SBCD usando Análise Espectral Digital. Dissertação (Tese de Mestrado) — Instituto Técnico da Aeronautica, São José dos Campos, 2005.
RAZAVI, B. Design consideration for direct-conversion receivers. IEEE Trans. on Circuits and Systems II: Analog and Digital Signal Processing, 1997.
RAZAVI, B. RF Microelectronics. 2nd. ed. [S.l.]: Pearson Education, Inc, 2011. ISBN 978-0-13-713473-1.
ROERMUND, A.; STEYAERT, M.; J., H. Analog Circuit Design : Fractional-N Synthesizers, Design for Robustness, Line and Bus Drivers. [S.l.: s.n.], 2003.
ROGERS, J. W. M.; PLETT, C. Radio Frequency Integrated Circuit Design. 2nd. ed. [S.l.]: Artech House, 2010. ISBN 978-1-60783-979-8.
SALES, J. B. Projeto de um Misturador para Receptor UHF Integrado Multipadrão Embarcado em Satélite de Coleta de Dados. Tese, 2014.
SECAREANU, R. M. et al. Physical Design to Improve the Noise Immunity of Digital Circuits in a Mixed-Signal Smart-Power System . In: Proceeding of IEEE International Symposium on Circuits and System. [S.l.: s.n.], 2000.
SHAEFFER, D. K.; LEE, T. H. The Design and Implementation of Low-Power CMOS Radio Receivers. [S.l.]: Springer, 1999.
SHI, D. A Fully Integrated CMOS Receiver. 115 p. Dissertação (Tese de Mestrado), 2008. SINDA - Sistema Integrado de Dados Ambientais. 2014. Disponível em: <http: //sinda.crn2.inpe.br/PCD/sistema.jsp>.
STEYAERT, M. et al. A 2V CMOS Cellular Transceiver Front-End. In: Proceesings of International Solid-State Circuits Conference. [S.l.: s.n.], 2000.
SWARTWOUT, M. A. Beyond the Beep: Student-Built Satellites with Educational and Real Missions. In: Proceedings of 21st Annual AIAA/USU Conference on Small Satellites. [S.l.: s.n.], 2007.
TIKAMI, A. et al. Relatório Técnico, PROCOD III System Requirements. 2012.
TORMANEN, M.; SJOLAND, H. A 24-GHz quadrature receiver front-end in 90-nm CMOS. In: Proceedings of the Microwave Conference. [S.l.: s.n.], 2009.
UCSD- Argos. 2014. Disponível em: <http://www.argo.ucsd.edu/Argos_status_AST14.pdf.> UNDERWOOD, C.; RICHARDSON, G.; SAVIGNOL, J. Snap-1: Design, construction, launch and early operations phase results of a modular cots-based nano-satellite. In: . Smaller Satellites: Bigger Business?[S.l.]: Springer Netherlands, 2002. v. 06, p. 69–77. ISBN 978-94-017-3008-2.
VIDOJKOVIC, V. et al. Mixer topology selection for a 1.8-2.5 GHz multi-standard front-end in 0.18 um CMOS. In: Proceeding of IEEE International Symposium on Circuits and Systems (ISCAS). [S.l.: s.n.], 2003.
VIDOJKOVIC, V. et al. Low voltage folded-switching mixers in 0.18 um CMOS. IEEE Journal of Solid-State Circuits, 2005.
YAMAGUTI, S. P. P. V. O. W. Sistema Brasileiro de Coleta de Dados Ambientais: Status e planos futuros. In: REMOTO, X. S. B. de S. (Ed.). Anais XIV Simpósio Brasileiro de Sensoriamento Remoto. [S.l.: s.n.], 2009.
ZOLFAGHARI, A.; RAZAVI, B. A low-power 2.4 GHz transmitter/receiver CMOS IC. Solid-State Circuits, IEEE Journal of, v. 38, n. 2, p. 176–183, 2003.