INF Técnicas Digitais para Computação. Transistor MOS Portas CMOS Portas Complexas Aula 4

(1)

Técnicas

Digitais para

Computação

INF01 118

Transistor

MOS

Portas

CMOS

Portas Complexas

(2)

Técnicas Digitais

Transistor MOS

Silício

Silício PolicristalinoPolicristalino CONDUTORCONDUTOR Ó

Óxidoxido de de SilícioSilício SiOSiO₂₂

Semicondutor Germânio ou

Silício Monocristalino Estruturas

Estruturas MOSMOS

Óxido

Óxido de Silíciode Silício SiOSiO₂₂ ISOLANTEISOLANTE

Silício Monocristalino SEMICONDUTOR M

(3)

Técnicas Digitais N N N N N N P P Poli Poli Silício

Silício PolicristalinoPolicristalino Óxido

Óxido de de SilícioSilício SiO

SiO₂₂

Silício Monocristalino

“

“DifusãoDifusão N”N” Substrato_Substrato PP corte

corte

planta

planta baixabaixa

Transistor MOS

(semicondutor) (isolante) (condutor) 300μm ≈ 0.5μm 2 2 TiposTipos:: • • PMOSPMOS • • NMOSNMOS

(4)

Técnicas Digitais N N N N N N “ “DifusãoDifusão N”N” Substrato Substrato PP planta

planta baixabaixa

Contato Fonte

Fonte Gate _Dreno

corte canal canal

Transistor NMOS

S - source, fonte D - drain, dreno G - gate, grade gate

(5)

Técnicas Digitais N N N N P P “ “DifusãoDifusão N”N” Fonte Fonte Dreno Gate= 0 V

Gate= 0 V canal “canal “abertoaberto””

N N N N P P Fonte Fonte Dreno Gate = VCC

Gate = VCC canal “fechadocanal “fechado””

Transistor NMOS

Funcionamento

Funcionamento:: através da carga colocada no gate (G), cargas de sentido oposto são atraídas para a interface com o óxido, formando o canal do transistor. Se estas cargas forem do mesmo tipo que as cargas presentes nas regiões de fonte (S) e dreno (D), haverá passagem de corrente (I) entre essas regiões através do canal do transistor.

(6)

Técnicas Digitais Transistor NMOS Transistor NMOS G = 0V D S Símbolo: SS _S_S D D G G -- -- -- N N -- -- + + + + ++ + + + + -- -- -- -- -- -- - -- -- -- -- -- - -Se G = 0V G = 0V (‘0’)(‘0’)

Chave aberta (off)

G = 5V D S + + + + + + + + + + -- -- -- -- -- -- - -- -- -- -- -- - -Se G = 5V G = 5V (‘1’)(‘1’)

Chave fechada (on)

S S D D G G -- -- -- N N -- - -- -- -- N N -- - -- -- -- N N -- - -D D G G

(7)

Técnicas Digitais Transistor PMOS Transistor PMOS G = 5V D S Símbolo: _S_S D D G G + + P + + + + P + + + + P + ++ + P + + + + + + + + + + + + -- -- -- -- -- -- - -- -- -- -- -- - -Se G = 5V G = 5V (‘1’)(‘1’)

Chave aberta (off)

Se G = 0V G = 0V (‘0’)(‘0’)

Chave fechada (on)

S S D D G G S S D D G G G = 0V D S + + P + + + + P + + + + + + ++ + + + + + + P + ++ + P + + -- -- -- -- -- -- - -- -- -- -- -- -

(8)

Técnicas Digitais S S E1 E2 ... En S S E1 E2 ... En S S E1 E2 ... En S S E1 E2 ... En S S E1 E2 ... En S S E1 E2 ... En E E SS E1 E2

E1 E2 ANDAND NANDNAND OROR NOR NOR XORXOR XNORXNOR

0 0 0 1 0 1 0 1 0 1 0 1 1 0 1 0 1 0 0 1 1 0 1 0 1 1 1 0 1 0 0 1 E INV E INV 0 1 0 1 1 0 1 0 INV OR A

INV OR AND XORND XOR (NOR) (

(NOR) (NAND) (XNOR)NAND) (XNOR) E = S S = E1 + E2 S = E1

E = S S = E1 + E2 S = E1 •• E2 S = E1 E2 S = E1 ⊕⊕ E2E2 Portas

(9)

Portas

Lógicas

_Lógicas

Circuitos

Circuitos CMOS CMOS EstáticosEstáticos

E1 E1 E2 E2 E3 E3 E1 E1 E2 E2 E3 E3 VDD VSS VSS S = f (E1,E2,E3) S = f (E1,E2,E3) Somente

Somente PMOSPMOS

Somente

Somente NMOSNMOS pull up

pull up

pull down

As redes PUP (

As redes PUP (pull uppull up) e PDN () e PDN (pull downpull down) são duais nas suas topologias.) são duais nas suas topologias. De Morgan: A

De Morgan: A ++ B = A B = A ..BB

= =

AND = NAND + INV

•A lógica PMOS permite conectar o sinal de saída a Vcc (5V), ‘1’ lógico.

• A lógica NMOS permite conectar o sinal de saída a Gnd (0V), ‘0’ lógico.

• Sempre um dos caminhos, para Vcc ou Gnd, estão fechados para a saída, conectando a mesma a 5V ou 0V.

(10)

Técnicas Digitais E S E S 0 1 0 1 1 0 1 0 E E SS S = 0V S = 0V (S = ‘0’) (S = ‘0’) E = 5V E = 5V (E = ‘1’) (E = ‘1’) S = 5V S = 5V (S = ‘1’) (S = ‘1’) E = 0V E = 0V (E = ‘0’) (E = ‘0’) INVERSOR CMOS INVERSOR CMOS

Portas

Lógicas

_Lógicas

E

E _S_S

GND VCC

(11)

Técnicas Digitais INVERSOR CMOS INVERSOR CMOS • Equação: S = E E _S

• Esquema Elétrico CMOS

• Esquema Lógico:

Portas

Lógicas

_Lógicas

• Tabela Verdade: E S E S 0 1 0 1 1 0 1 0 Transistor P Transistor N ΔV ΔV E 0 _S 1 1 0 Terra (GND) Vcc

(12)

Técnicas Digitais N N N N poço poço PP “ “DifusãoDifusão N”N” Fonte Fonte massa INVERSOR CMOS INVERSOR CMOS

Portas

Lógicas

_Lógicas

P P P P Substrato Substrato NN canal P

canal P canal Ncanal N

VCC VCC

“

(13)

Técnicas Digitais LAYOUT DO INVERSOR C M O S contato metal Vcc E Difusão N Terra Polisilício Difusão P S = E Saída E E _S_S GND VCC

(14)

Técnicas Digitais S = 0V S = 0V E1 E2 S E1 E2 S 0 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0 S S E1 E1 E2 E2 E1 E1 E2E2 E1 E1 E2 E2 Dica: A SAÍDA É 0 SOMENTE QUANDO TODAS AS ENTRADAS FOREM 1, CASO CONTRÁRIO HAVERÁ 1 NA SAÍDA. CONTRÁRIO DA PORTA ‘AND’. Porta

Porta NAND CMOSNAND CMOS

Portas

Lógicas

_Lógicas

E1 E1 S S E2 E2 E1 E1 E2_E2

(15)

Porta

• Equação Lógica: A B • Esquema Lógico : • Esquema Elétrico: S = A . B S

Portas

Lógicas

_Lógicas

S Vcc

Terra (GND) A

(16)

Técnicas Digitais LAYOUT DA NAND C M O S contato metal Vcc E1 Difusão N Terra Polisilício Difusão P S = E1.E2 Saída E2

(17)

Técnicas Digitais Equação Booleana: S = E1 S = E1 ++ E2 E2 S = E1 S = E1 ++ E2 E2 ++ ... ... ++ EnEn Símbolo: Tabela Verdade: E1 E2 S E1 E2 S 0 0 1 0 0 1 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 0 S S E1 E2 ... En E1 E2 ... En S E1 E2 ... En S 0 0 0 1 0 0 0 1 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 1 ... 1 0 1 1 ... 1 0 Dica: A SAÍDA É 1 SOMENTE QUANDO TODAS AS ENTRADAS FOREM 0, CASO

CONTRÁRIO HAVERÁ 0 NA SAÍDA. OU SEJA, 1 EM UMA DAS ENTRADAS JÁ GARANTE 0

NA SAÍDA. CONTRÁRIO DA PORTA OR.

E1 E2 ... En S S Porta

Porta NOR CMOSNOR CMOS

Portas

(18)

Porta

Porta NOR CMOSNOR CMOS

• Equação: S = A + B • Esquema Lógico: A B S

• Esquema Elétrico CMOS

Portas

Lógicas

_Lógicas

VCC

S

Terra (GND)

A

(19)

Porta

Portas

Lógicas

_Lógicas

S S Terra (GND) B VDD A D B A C C D VDD VDD terra terra S S A B C D A B S S C D

(20)

Lógica

Lógica PMOSPMOS

Lógica

Lógica NMOSNMOS

Vcc Vcc = 5V= 5V Gnd Gnd = 0V= 0V Sinal Sinal de de saída saída Sinais Sinais de de entrada entrada S S E1 E1 E2E2 E3 E3 E4 E4 E1 E1 E2 E2 E3 E3 E4 E4 GND VCC Portas

Portas CMOSCMOS ComplexasComplexas SCCG

(21)

Portas

SCCG (Static CMOS Complex Gate)(Static CMOS Complex Gate)

Portas

Lógicas

_Lógicas

S Terra (GND) B VCC A D B A C C D S S = = A A ++ ( B ( B .(C.(C+D))+D)) A B C D S S Exemplo: Exemplo:

O funcionamento complementar das

redes (P e N) é definido pela topologia

dual das redes de “

dual das redes de “pull uppull up” e de “” e de “pull pull down

(22)

Técnicas Digitais Exercício Exercício E1 E1 S S E2 E2 E1 E1 E2E2 E3 E3 E3 E3 E1 E2 E3 E1 E2 E3 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 S S 1 0 1 0 1 0 0 0 E1 E1 E2 E2 E3 E3 S S