CÂMPUS CURITIBA
ENGENHARIA ELÉTRICA
ELIS MARINA SANTOS VIEIRO
JULIENE POLASSE
RODOLFO BENEDITO SIQUEIRA
PROJETO E IMPLEMENTAÇÃO DE UM CONVERSOR CUK CA-CA
MICROCONTROLADO
TRABALHO DE CONCLUSÃO DE CURSO
CURITIBA 2017
JULIENE POLASSE
RODOLFO BENEDITO SIQUEIRA
PROJETO E IMPLEMENTAÇÃO DE UM CONVERSOR CUK CA-CA
MICROCONTROLADO
Trabalho de Conclusão de Curso de Graduação, apresentado à disciplina de Trabalho de Conclusão de Curso 2, do curso de Engenharia Elétrica do Departamento Acadêmico de Eletrotécnica (DAELT) da Universidade Tecnológica Federal do Paraná (UTFPR) como requisito para obtenção do título de Engenheiro Eletricista.
Orientador: Prof. Eduardo Félix Ribeiro Romaneli,
Dr. Eng.
Coorientador: Prof. Adriano Ruseler, Dr. Eng.
CURITIBA 2017
A folha de aprovação assinada encontra-se na Coordenação do Curso de Engenharia Elétrica
Projeto e Implementação de um Conversor Cuk CA-CA
Microcontrolado
Este Trabalho de Conclusão de Curso de Graduação foi julgado e aprovado como requisito parcial para a obtenção do Título de Engenheiro Eletricista, do curso de Engenharia Elétrica do Departamento Acadêmico de Eletrotécnica (DAELT) da Universidade Tecnológica Federal do Paraná (UTFPR).
Curitiba, 13 de dezembro de 2017.
____________________________________ Prof. Emerson Rigoni, Dr. Eng.
Coordenador de Curso Engenharia Elétrica
____________________________________ Profa. Annemarlen Gehrke Castagna, Ma. Eng. Responsável pelos Trabalhos de Conclusão de Curso
de Engenharia Elétrica do DAELT
ORIENTAÇÃO BANCA EXAMINADORA
______________________________________ Prof. Eduardo Félix Romaneli, Dr. Eng.
Universidade Tecnológica Federal do Paraná Orientador
______________________________________ Prof. Adriano Ruseler, Dr. Eng.
Universidade Tecnológica Federal do Paraná Coorientador
_____________________________________ Prof. Eduardo Félix Romaneli, Dr. Eng. Universidade Tecnológica Federal do Paraná
_____________________________________ Prof. Adriano Ruseler, Dr. Eng.
Universidade Tecnológica Federal do Paraná
_____________________________________ Prof. Amauri Amorin Assef, Dr. Eng.
Primeiramente, agradecemos a Deus. A Ele que nos dá vida e nos capacita em cada novo obstáculo; que nos abençoou e deu graça para concluirmos este trabalho e que nos permite compreender na ciência uma pequena parte da grandiosidade da sua criação; a Ele o nosso maior e mais sincero agradecimento.
Agradecemos as nossas famílias pelo amor, apoio e carinho incondicionais. A maior parte daquilo que somos é fruto do amor e da educação que eles tem plantado em nós desde o começo de nossas vidas.
Agradecemos aos amigos, que dividiram suas experiências conosco e nos foram suporte emocional durante os anos de nossa graduação.
Agradecemos ao professor Eduardo Félix Ribeiro Romaneli pela atenção dispensada e dedicação ao ensino de excelência durante todos os semestres em que foi nosso orientador, de maneira formal e informal, em trabalhos de Iniciação Científica e neste Trabalho de Conclusão de Curso. Agradecemos também ao professor Adriano Ruseler, co-orientador, por confiar e acreditar em nossa capacidade de adaptação na utilização de novas tecnologias, além de ser suporte sempre presente durante o processo de concretização deste trabalho. Agradecemos ainda ao Laboratório de Processamento Eletrônico de Energia (LPEE) da UTFPR pelos equipamentos emprestados.
Finalmente, agradecemos a todos os grandes mestres que humildemente nos auxiliariam em nossa formação, dedicaram o melhor de si e dividiram seu conhecimento, acreditando que um dia seremos profissionais tão capazes quanto eles.
Certamente estes parágrafos foram poucos para agradecer a todos que nos foram auxílio para chegarmos à conclusão deste trabalho. A estas pessoas que, de alguma forma, doaram um pouco de si, mas não couberam nestas linhas, nosso muito obrigado.
VIEIRO, Elis Marina Santos; POLASSE, Juliene; SIQUEIRA, Rodolfo Benedito. PROJETO E IMPLEMENTAÇÃO DE UM CONVERSOR CUK CA-CA MICROCONTROLADO. 112 f. Trabalho de Conclusão de Curso – Engenharia Elétrica, Universidade Tecnológica Federal do Paraná. Curitiba, 2017.
Este trabalho apresenta o estudo, equacionamento, simulação, montagem e teste de um circuito conversor CA-CA elevador e abaixador de tensão controlado por técnica diferenciada de comutação, bem como, o estudo e implementação de técnica PLL (Phase-Locked Loop ou Malha de Captura de Fase). O conversor projetado é baseado na topologia Cuk CC-CC e adaptado à operação CA-CA. O protótipo operacional confeccionado tem a finalidade de operar como regulador de tensão, podendo ser conectado diretamente à rede elétrica alternada com tensão eficaz de 127 V. O controle do protótipo é realizado através de um microcontrolador, no qual foi desenvolvido o código PLL para a sincronização da comutação das chaves com a rede elétrica. O protótipo foi testado com uma potência de saída de 80 W e uma tensão de saída eficaz de 100 V alcançando o rendimento de 85%.
VIEIRO, Elis Marina Santos; POLASSE, Juliene; SIQUEIRA, Rodolfo Benedito. DESIGN AND IMPLEMENTATION OF A MICROCONTROLLED AC-AC CUK CONVERTER. 112 f. – Engenharia Elétrica, Universidade Tecnológica Federal do Paraná. Curitiba, 2017.
This project presents the study, equation development, simulation, assembly and test of an up-down AC-AC power converter controlled by a differentiated switching technique, as well as it shows the study and implementation of a PLL technique (Phase-Locked Loop). The designed converter is based on the DC-DC Cuk topology and adapted to AC-AC operation. The implemented operational prototype has the finality of operating as a voltage regulator
connected to the alternating power grid at 127 Vrms. The prototype control is performed by
a microcontroller in which the PLL code was developed to synchronize the power switching to
the electric power grid. The prototype was tested with 80 W of output power and 127 Vrms at
the output achieving 85% efficiency.
–
FIGURA 1 Topologias Buck, Boost e Buck-Boost. . . 19 –
FIGURA 2 Associação em cascata dos conversores Boost e Buck. . . 20
–
FIGURA 3 Redução de chaves e topologia tradicional CC-CC. . . 21 –
FIGURA 4 (a) 1aetapa de funcionamento do Cuk CC; (b) 2a etapa de funcionamento
do Cuk CC. . . 22 –
FIGURA 5 (a) Símbolo elétrico da chave; (b),(c) e (d) Estruturas de chaves de quatro
quadrantes. . . 23 –
FIGURA 6 Estrutura de chave bidirecional. . . 23 –
FIGURA 7 Conversor Buck CA-CA. . . 24 –
FIGURA 8 Conversor Boost CA-CA. . . 24 –
FIGURA 9 Conversor Buck-Boost CA-CA. . . 25 –
FIGURA 10 Topologia do conversor Cuk CA-CA. . . 26 –
FIGURA 11 Técnica de chaveamento em alta e baixa frequência. . . 27 –
FIGURA 12 Etapa 1 do Cuk CA-CA (semiciclo positivo). . . 28 –
FIGURA 13 Etapa 2 do Cuk CA-CA (semiciclo positivo). . . 28 –
FIGURA 14 Etapa 3 do Cuk CA-CA (semiciclo positivo). . . 29 –
FIGURA 15 Etapa 4 do Cuk CA-CA (semiciclo negativo). . . 29 –
FIGURA 16 Etapa 5 do Cuk CA-CA (semiciclo negativo). . . 30 –
FIGURA 17 Etapa 6 do Cuk CA-CA (semiciclo negativo). . . 30 –
FIGURA 18 Formato da corrente nos indutores. . . 31 –
FIGURA 19 LaunchpadLAUNCHXL-F28377S. . . 33 –
FIGURA 20 Identificação da plataforma do Launchpad. . . 34 –
FIGURA 21 Diagrama de bloco PLL. . . 35 –
FIGURA 22 Diagrama em Blocos do Filtro Adaptativo. . . 36 –
FIGURA 23 Diagrama de Blocos EPLL. . . 37 –
FIGURA 24 Tensão de entrada, Vin , e tensão de saída, Vout. . . 40
–
FIGURA 25 Tensão no capacitor de acoplamento, VC1. . . 40 –
FIGURA 26 Corrente no indutor, L1(IL1) e corrente no indutor L2(IL2). . . 41 –
FIGURA 27 Corrente no indutor, L1(IL1) e corrente no indutor L2(IL2). . . 41 –
FIGURA 28 Tensão nos braços bidirecionais, Vsw1e Vsw2. . . 42
–
FIGURA 29 Corrente no capacitor de acoplamento, IC1. . . 42 –
FIGURA 30 Diagrama de blocos EPLL. . . 43 –
FIGURA 31 Simulação em blocos do EPLL. . . 43 –
FIGURA 32 Vin e Vsinc(simulação em blocos). . . 44
–
FIGURA 33 Ângulo de fase (simulação em blocos). . . 44 –
FIGURA 34 Vin e Vsinc(simulação com EPLL). . . 45
–
FIGURA 35 Ângulo de fase (simulação com EPLL). . . 45 –
FIGURA 36 Erro estacionário do código EPLL. . . 46 –
FIGURA 37 Indutores confeccionados. . . 48 –
FIGURA 38 Diagrama de blocos da montagem do protótipo. . . 49 –
–
FIGURA 42 Circuitos de condicionamento de sinal e filtro implementados. . . 51
–
FIGURA 43 Conexões no kit de desenvolvimento LAUNCHXL-F28377S. . . 52
–
FIGURA 44 DriverNHS®. . . 53 –
FIGURA 45 Conexão dos drivers às chaves. . . 54 –
FIGURA 46 Circuito de comando implementado. . . 54 –
FIGURA 47 Circuito de potência. . . 55 –
FIGURA 48 Protótipo do circuito de potência do Cuk. . . 56 –
FIGURA 49 Protótipo dos circuitos de potência e controle. . . 56 –
FIGURA 50 Modo de operação EPWM. . . 61 –
FIGURA 51 Duração da interrupção. . . 65 –
FIGURA 52 Sincronização PLL com tensão condicionada. . . 65 –
FIGURA 53 Detalhe da sincronização PLL. . . 66 –
FIGURA 54 Esquema do circuito de potência. . . 67 –
FIGURA 55 Sinal de entrada no driver (esquerda) e sinal VGS no MOSFET (direita)
-60 Hz. . . 68 –
FIGURA 56 Sinal de entrada no driver (esquerda) e sinal VGS no MOSFET (direita)
-40 kHz. . . 68 –
FIGURA 57 Tensão no capacitor C1. . . 69
–
FIGURA 58 Tensão sobre os braços bidirecionais. . . 70 –
FIGURA 59 Corrente em L1com carga de 107 W, 127 V na entrada e D em 0,29. . . 71
–
FIGURA 60 Detalhe da corrente em L1com carga de 107 W, 127 V na entrada e D em
0,29. . . 71 –
FIGURA 61 Corrente em L2com carga de 107 W, 127 V na entrada e D em 0,29. . . 72
–
FIGURA 62 Detalhe da corrente em L2com carga de 107 W, 127 V na entrada e D em
0,29. . . 72 –
FIGURA 63 Tensões sobre os resistores dos snubbers de alta frequência. . . 73
–
FIGURA 64 Tensões sobre os resistores dos snubbers de baixa frequência. . . 73
–
FIGURA 65 Variação da razão cíclica. . . 74 –
FIGURA 66 Tensão de saída. . . 74 –
FIGURA 67 Tensão de entrada Vine de saída Vout. . . 75
–
FIGURA 68 Potência de saída, com carga de 100 Ω, 80 V na entrada e D em 0,332. . . 75
–
FIGURA 69 Rendimento do conversor variando a tensão de entrada. . . 76
–
FIGURA 70 Foto térmica das chaves de alta frequência. . . 77 –
FIGURA 71 Foto térmica das chaves de baixa frequência. . . 77 –
FIGURA 72 Distribuição harmônica da tensão de entrada. . . 78 –
FIGURA 73 Distribuição harmônica da tensão de saída. . . 78 –
FIGURA 74 Núcleo e carretel dos indutores. . . 100 –
–
TABELA 1 Parâmetros de equacionamento . . . 39 –
TABELA 2 Valores equacionados dos componentes do conversor . . . 39 –
TABELA 3 Parâmetros para projeto físico dos indutores . . . 47 –
TABELA 4 Resultados obtidos para construção dos indutores . . . 48 –
TABELA 5 Fator de ondulação da corrente nos indutores . . . 94 –
TABELA 6 Valores equacionados dos componentes do conversor . . . 94 –
TABELA 7 Esforços do circuito simulado em CCM . . . 95 –
TABELA 8 Esforços do circuito simulado em DCM . . . 95 –
ADC Analogic Digital Converter- Conversor Analógico Digital
ADPLL All-Digital Phase-Locked Loop- Malha de Captura de Fase Totalmente Digital
CA Corrente Alternada
CC Corrente Contínua
CCM Continouos Conduction Mode- Modo de Condução Contínua
DCM Discontinouos Conduction Mode- Modo de Condução Descontínua
DPLL Digital Phase-Locked Loop- Malha de Captura de Fase
EMI Electromagnetic Interference- Interferência Eletromagnética
EPLL Enhanced Phase-Locked Loop
EPWM Enhanced Pulse Width Modulator
FPU Floating-Point Unit- Unidade de Ponto Flutuante
IDE Integrated Development Environment- Ambiente de Desenvolvimento Integrado
IEEE Institute of Electrical and Electronics Engineers
IGBT Insulated Gate Bipolar Transistor
LF Low-Pass Filter- Filtro Passa-Baixa
LPEE Laboratório de Processamento Eletrônico de Energia
MOSFET Metal Oxide Semiconductor Field Effect Transistor
PD Phase Detector- Detector de Fase
PLL Phase-Locked Loop- Malha de Captura de Fase
PWM Pulse Width Modulation- Modulação por Largura de Pulso
SPLL Software Phase-Locked Loop- Malha de Captura de Fase por Software
THD Total Harmonic Distortion- Taxa de Distorção Harmônica
TI Texas Instruments
TMU Trigonometric Math Unit- Unidade Matemática Trigonométrica
UTFPR Universidade Tecnológica Federal do Paraná
1 INTRODUÇÃO . . . 14 1.1 PROBLEMAS E PREMISSAS . . . 15 1.2 JUSTIFICATIVA . . . 15 1.3 OBJETIVOS . . . 16 1.3.1 Objetivo Geral . . . 16 1.3.2 Objetivos Específicos . . . 16 1.4 PROCEDIMENTOS METODOLÓGICOS . . . 17 1.5 ESTRUTURA DO TRABALHO . . . 18 2 FUNDAMENTAÇÃO TEÓRICA . . . 19 2.1 O CONVERSOR CUK CC-CC . . . 20 2.1.1 Topologia do Cuk CC-CC . . . 20 2.1.2 Funcionamento do Cuk CC-CC . . . 21 2.2 CONVERSORES CA-CA . . . 22 2.2.1 Chaves Bidirecionais . . . 22
2.2.2 Conversor Buck CA-CA . . . 23
2.2.3 Conversor Boost CA-CA . . . 24
2.2.4 Conversor Buck-Boost CA-CA . . . 24
2.3 O CONVERSOR CUK CA-CA . . . 25
2.3.1 Topologia do Cuk CA-CA . . . 25
2.4 TÉCNICA DE CHAVEAMENTO . . . 26
2.4.1 Funcionamento do Cuk CA-CA . . . 27
2.4.2 Método de Equacionamento dos Componentes . . . 30
2.5 MICROCONTROLADOR . . . 32
2.6 MALHA DE CAPTURA DE FASE – PLL . . . 34
2.6.1 Algoritmo EPLL . . . 36 2.7 CONCLUSÃO . . . 37 3 SIMULAÇÃO E PROJETO . . . 38 3.1 EQUACIONAMENTO . . . 38 3.2 SIMULAÇÃO . . . 39 3.2.1 Circuito de Potência . . . 39 3.2.2 Funcionamento do PLL . . . 42
3.2.2.1 Simulação em blocos com lógica EPLL . . . 43
3.2.2.2 Simulação do código com EPLL . . . 44
3.3 CONCLUSÃO . . . 46
4 DESENVOLVIMENTO DO PROTÓTIPO . . . 47
4.1 PROJETO DOS INDUTORES . . . 47
4.2 FILTRO E CONDICIONAMENTO DE SINAL . . . 48
4.3 ESQUEMÁTICO DO PROTÓTIPO . . . 49
4.3.1 Filtro e Condicionamento de Sinal . . . 50
4.3.2 Microcontrolador . . . 51
4.4.1 Função Main . . . 57
4.4.2 Interrupção Externa . . . 57
4.4.3 Conversor Analógico Digital - ADC . . . 58
4.4.4 Modulação por Largura de Pulso - PWM . . . 60
4.4.5 Interrupção PWM . . . 62
4.4.6 Aferição da Implementação do Código . . . 64
4.5 CONCLUSÃO . . . 66
5 RESULTADOS EXPERIMENTAIS . . . 67
5.1 COMUTAÇÃO DAS CHAVES . . . 67
5.2 CIRCUITO DE POTÊNCIA . . . 68 5.3 RENDIMENTO DO CONVERSOR . . . 75 5.4 DISTORÇÃO HARMÔNICA . . . 77 5.5 CONCLUSÃO . . . 79 6 CONSIDERAÇÕES FINAIS . . . 80 REFERÊNCIAS . . . 83
APÊNDICE A - Artigo apresentado na 12aINDUSCON do IEEE . . . 86
APÊNDICE B - Modo de Operação do Conversor Cuk . . . 94
APÊNDICE C - Equacionamento do Conversor Cuk . . . 96
APÊNDICE D - Rotina de Cálculo PLL em Linguagem C Para Simulação . . . 99
APÊNDICE E - Projeto Físico de Indutores . . . 100
APÊNDICE F - Artigo apresentado na 13aCOBEP do IEEE . . . 103
APÊNDICE G - Código do Controle . . . 108
1 INTRODUÇÃO
Com o desenvolvimento de novas tecnologias, a eletrônica de potência tem se mostrado fundamental no processamento da energia elétrica, que se apresenta de diversas formas e em diferentes níveis. À eletrônica de potência cabe a função de converter e adequar essa energia para que esta seja utilizada com alto rendimento nos mais variados fins e aplicações (PIAZZA, 2013).
Cargas não-lineares interferem na degradação da qualidade da tensão e solicitam da rede uma corrente que não é senoidal e que possui componentes harmônicas, cujas frequências diferem da fundamental. Tais componentes causam distúrbios de amplitude no sinal de tensão da rede elétrica, sejam de redução ou de aumento do valor nominal, que, por sua vez, afetam o funcionamento de outros equipamentos conectados à mesma fonte (PETRY, 2001; SOEIRO et al., 2009).
Discorre-se muito sobre a qualidade da energia elétrica, principalmente no setor industrial, onde é muito comum o uso de estabilizadores de tensão para a correção do valor eficaz da tensão para determinado consumidor ou carga (PETRY, 2005). Em locais onde há a presença de cargas sensíveis a níveis harmônicos e o sinal de tensão entregue é de má qualidade – como em centros hospitaleres, na indústria automobilística e em laboratórios de pesquisa e sistemas de transmissão de dados – os estabilizadores de tensão são utilizados a fim de corrigir este sinal antes de sua entrega ao consumidor final (SOEIRO et al., 2009).
Os estabilizadores, de modo geral, são separados em dois grupos de acordo com suas topologias, sendo estes estabilizadores seriais e estabilizadores não-seriais. Os seriais atuam como compensadores, pois processam apenas uma parcela da potência da carga e, na maioria dos casos, não são isolados. Os não-seriais processam a potência total da carga e, em geral, são isolados. Existem diversas topologias dentro destes dois grupos, no entanto, são muito difundidas as que são formadas por tiristores ou relés (PETRY, 2005; FORTES et al., 2011).
Estabilizadores baseados em conversores estáticos CA-CA tem a vantagem de ter peso e volume reduzidos e ainda podem, se bem controlados, apresentar baixa distorção harmônica
na tensão de saída. Conversores estáticos CA-CA são caracterizados por trabalharem com tensão alternada, tanto na entrada quanto na saída. Tais conversores podem ser obtidos a partir de adaptações nas configurações CC-CC de conversores estáticos equivalentes, em que se substituem chaves unidirecionais por bidirecionais.
1.1 PROBLEMAS E PREMISSAS
No Brasil, muitos dos estabilizadores produzidos pela indústria têm sua tecnologia composta basicamente por um transformador e relés ou tiristores. Estabilizadores de melhor qualidade ainda incluem varistores e um fusível para uma proteção simples (FORTES et
al., 2011). No entanto, topologias baseadas nestes componentes apresentam problemas
relacionados ao comando, ao tempo de resposta e ao conteúdo harmônico, o que gera a necessidade de grandes filtros de entrada e saída (PETRY, 2001). Outros conversores CA-CA, que fazem uso de topologias como as dos conversores Buck, Boost e Buck-Boost, também são utilizados na indústria. Estes, apesar de elevado rendimento, apresentam algumas características indesejáveis, tais como as derivadas elevadas de corrente na entrada ou na saída que podem gerar interferências eletromagnéticas (EMI) e requerem a adição de filtros específicos que aumentam a complexidade e o custo do circuito (CUK; MIDDLEBROOK, 1983). O conversor Buck-Boost, por exemplo, possui a característica de elevar e abaixar níveis de tensão, o que o torna muito versátil. No entanto, devido ao nível de ondulação em sua corrente de saída, este conversor exige um superdimensionamento do filtro capacitivo de saída para controlar a ondulação da tensão (CUK; MIDDLEBROOK, 1977).
Problemas como alta ondulação de corrente na entrada e na saída estão presentes tanto no Buck-Boost quanto no Buck e no Boost. Com isso em vista, a implementação de um conversor Cuk CA-CA pode trazer uma solução para esses problemas.
1.2 JUSTIFICATIVA
O Cuk assemelha-se ao Buck-Boost por ser um conversor elevador e abaixador, no entanto, diferentemente dos conversores convencionais, o Cuk apresenta baixa ondulação de corrente na entrada e na saída. Tal característica é de grande importância na aplicação desse conversor em painéis fotovoltaicos e em células de combustível, por exemplo, que são equipamentos cuja demanda tem aumentado no mercado e na indústria nos últimos anos. Além disso, a baixa ondulação na corrente possibilita a redução do filtro de saída, reduz o nível de EMI, proporciona maior flexibilidade na aplicação – por elevar e abaixar níveis de tensão – e
possibilita a implementação de um estabilizador de estado sólido.
Este trabalho propõe a concepção de um conversor CA-CA com base na configuração Cuk. Baseando-se no fato de que esta configuração não faz uso de transformador em sua topologia, sua construção resulta em uma estrutura compacta e leve e proporciona uma tensão de saída de alta qualidade e baixos níveis de ondulação de corrente na entrada e na saída (HOYO et al., 2004).
A proposta também inclui o uso de uma estrutura de comutação em alta e baixa frequência, implementada através de um microcontrolador para a geração de um sinal de modulação por largura de pulso (PWM) em alta frequência e um código PLL (Phase-Locked
Loopou Malha de Captura de Fase) para a modulação em baixa frequência. Estas modulações
contribuem para a melhoria na performance do conversor, comandando as chaves bidirecionais necessárias na topologia de um Cuk CA-CA. Esse tipo de operação reduz harmônicos na resposta a partir da seleção do número de pulsos por semiciclo (AHMED, 2000).
Neste trabalho, o aperfeiçoamento profissional é inevitável, pois o desenvolvimento deste conversor requer a aplicação de muitos conceitos aprendidos ao longo do curso. Temas estudados na disciplina de Eletrônica de Potência, por exemplo, serão utilizados na elaboração e cálculo dos dispositivos presentes na topologia do conversor. Outras disciplinas que também serão de grande contribuição são Sistemas de Controle e Sistemas Microcontrolados, que agregam conceitos para o estudo de estabilidade e proteção do sistema, bem como para a escolha do tipo de controle que será implementado na comutação das chaves do conversor.
1.3 OBJETIVOS
1.3.1 Objetivo Geral
Desenvolver um protótipo do conversor Cuk CA-CA com técnica de chaveamento aprimorada, capaz de alimentar uma carga de 300 W a uma tensão de 127 V eficazes.
1.3.2 Objetivos Específicos
• Realizar uma revisão bibliográfica sobre conversor Cuk CA-CA e microcontroladores; • Identificar, dimensionar e especificar os componentes que serão utilizados na
implementação do sistema;
• Projetar um circuito PLL para identificação do ciclo da rede;
• Realizar a programação do microcontrolador, com o intuito de controlar o chaveamento do conversor;
• Confeccionar o protótipo;
• Realizar ensaios de desempenho; • Analisar os resultados dos ensaios;
• Ajustar e refinar o protótipo – confeccionar protótipo definitivo, esquemáticos e firmware e o dimensionamento dos componentes;
• Relatar e analisar os resultados finais.
1.4 PROCEDIMENTOS METODOLÓGICOS
O método de pesquisa utilizado – exploratório experimental – possibilita a junção de conhecimentos aplicáveis ao projeto. Primeiramente, é realizado um levantamento de trabalhos acadêmicos relacionados com o tema. Para isso, utiliza-se como ferramenta o banco de dados de universidades brasileiras e, também, o banco de dados do IEEE - Institute of Electrical and Electronics Engineers.
Após o estudo teórico dos conversores estáticos CC-CC e CA-CA e do conversor Cuk, bem como das propriedades das chaves bidirecionais e dos drivers de potência utilizados, é necessário o estudo do controle e proteção do circuito de potência a ser implementado. Antes da implementação, no entanto, é necessária a realização de simulações do desempenho do conversor e, para isso, são utilizados programas de análise de circuitos como PSpice e PSIM.
Seguido da conclusão das simulações, inicia-se o desenvolvimento do protótipo. Esta fase engloba todas as etapas de modelagem do circuito, bem como a escolha das técnicas de equacionamento do sistema e dos componentes.
Finalizada a fase de simulação do conversor, inicia-se a implementação do protótipo que é, então, ensaiado. Ajustes e modificações necessárias também ocorrem nesta etapa.
Finalmente, os resultados obtidos tanto nas simulações como nos ensaios do protótipo são comparados, discutidos e analisados.
1.5 ESTRUTURA DO TRABALHO
Este Trabalho de Conclusão de Curso está dividido em seis capítulos. O primeiro capítulo apresenta a introdução do tema, na qual consta a descrição do problema, a justificativa,
o objetivo geral e específico e o método de pesquisa. O segundo capítulo é destinado à
fundamentação teórica do trabalho, que apresenta o embasamento teórico necessário e relevante
para o desenvolvimento do projeto. Conceitos a respeito do conversor Cuk CA-CA, de
chaves bidirecionais, de modulação de potência, circuito PLL e microcontroladores também são abordados na fundamentação teórica. O terceiro capítulo aborda o desenvolvimento do projeto e reúne dados relativos à parte de simulação e ao memorial de cálculos. O quarto capítulo apresenta a implementação do protótipo, integrando a parte de potência com o seu controle. O quinto capítulo trata dos resultados experimentais práticos obtidos e, por último, o sexto capítulo é destinado às considerações finais do projeto desenvolvido, que consiste na análise dos objetivos específicos que foram ou não alcançados e sugestões de trabalhos futuros.
2 FUNDAMENTAÇÃO TEÓRICA
Atualmente, a importância de conversores estáticos é indiscutível, não só na indústria, mas em todos os âmbitos tecnológicos do dia-a-dia de cada indivíduo moderno, como exemplificado por Piazza (2013). Topologias como Buck, Boost e Buck-Boost, conforme Figura 1, são chamadas básicas (CUK; MIDDLEBROOK, 1977) por terem iniciado uma nova concepção de processamento de energia elétrica, o processamento eletrônico.
Figura 1: Topologias Buck, Boost e Buck-Boost. Fonte: Cuk e Middlebrook (1977).
Por muito tempo, o uso de conversores estáticos ficou limitado às aplicações em CC, no entanto, a necessidade de se processar sinais senoidais tanto para a estabilização de seu valor eficaz como para a filtragem de harmônicos e ruídos tem sido cada vez mais pesquisado e novos conversores para esses fins tem sido estudados, como mostram os trabalhos de Soeiro et al.
(2011) e Piazza (2013). O conversor Cuk CA-CA surgiu em resposta a essa necessidade por possuir características muito vantajosas para aplicação industrial, conforme tratado na seção anterior. A presente seção, por sua vez, objetiva agregar e clarificar o conhecimento teórico necessário ao entendimento do projeto e implementação do conversor Cuk CA-CA proposto.
2.1 O CONVERSOR CUK CC-CC
2.1.1 Topologia do Cuk CC-CC
O conversor Cuk foi apresentado pela primeira vez por Cuk e Middlebrook (1977) no artigo “A new optimum topology switching dc-to-dc converter”. Sua primeira topologia, proposta em CC, surgiu da associação em cascata entre os conversores Boost e Buck, como mostra a Figura 2 (CUK; MIDDLEBROOK, 1977).
Figura 2: Associação em cascata dos conversores Boost e Buck. Fonte: Cuk e Middlebrook (1977).
O conversor Cuk tem característica de saída inversora e eleva e reduz níveis de tensão assim como o conversor Buck-Boost. Porém, devido a associação em cascata, o Cuk apresenta baixa ondulação da corrente na entrada, como o conversor Boost, e também baixa ondulação da corrente na saída, como o conversor Buck. Devido à corrente de entrada deste conversor não ser mais pulsante, é possível dizer que os problemas de interferência eletromagnética são minimizados. Outra característica superada pelo conversor Cuk é a baixa ondulação na tensão de saída, algo que consequentemente diminui o tamanho do capacitor de filtragem necessário
na saída do conversor (CUK; MIDDLEBROOK, 1977). Na Figura 3, a chave S0 é substituída
Figura 3: Redução de chaves e topologia tradicional CC-CC. Fonte: Cuk e Middlebrook (1977).
2.1.2 Funcionamento do Cuk CC-CC
Considerando-se V = Vout(tensão de saída) e Vg= Vin(tensão de entrada), apresenta-se
o ganho estático dado em (1) do Cuk CC-CC. Seus dois estágios de operação são representados
pela Figura 4. No primeiro estágio, o indutor L1 é carregado pela fonte e o capacitor C1 e
o indutor L2 transferem energia para R no intervalo DT , em que D é a razão cíclica e T é o
período de comutação da chave. O segundo estágio se dá no intervalo (1 − D)T , em que a fonte e o indutor L1transferem energia para o capacitor C1e este é grande o bastante para atuar como
fonte. Quando a corrente em L2 se torna menor que a corrente da carga, o capacitor C2 supre
a falta dessa corrente (CUK; MIDDLEBROOK, 1977). Os esforços de tensão no capacitor C1,
assim como na chave, se dão pela soma da tensão da entrada com a de saída. A ondulação de corrente de saída dada em (2), pode ser obtida igualmente a do conversor Buck.
Vout Vin = − D 1 − D (1) ∆iout = Vout· (1 − D) · T Lout (2)
Figura 4: (a) 1aetapa de funcionamento do Cuk CC; (b) 2aetapa de funcionamento do Cuk CC. Fonte: Cuk e Middlebrook (1977).
2.2 CONVERSORES CA-CA
2.2.1 Chaves Bidirecionais
Para se obter um conversor com características CA na entrada e na saída, pode-se utilizar estruturas CA-CC-CA. No entanto, estes circuitos podem apresentar problemas como baixo rendimento e exigir banco de capacitores, diminuindo, assim, a confiabilidade da estrutura (HOYO et al., 2004). Com o intuíto de se manter as características CA de entrada e saída, deve-se utilizar chaves bidirecionais: interruptores que possibilitam a aplicação e o bloqueio de tensões em qualquer polaridade e de correntes em qualquer sentido.
As chaves bidirecionais apresentam-se nas mais diversas topologias. Algumas destas, formadas por diodos e IGBTs, podem ser observadas na Figura 5. A topologia (a) é para aplicações com um único sinal de comutação, mas, dentre as outras topologias apresentadas, é que gera mais perdas nos semicondutores. A topologia (b) necessita de sinais de comutação com diferentes potenciais, ou seja, fontes de alimentação isoladas. Já a topologia (c) permite dois sinais de comutação com mesmo potencial – gerados por uma só fonte de alimentação – e apresenta menores perdas, tornando-se mais conveniente para a aplicação no conversor Cuk CA-CA. Substituindo-se os IGBTs por MOSFETs, tem-se então a chave bidirecional utilizada neste trabalho, como mostra a Figura 6.
Figura 5: (a) Símbolo elétrico da chave; (b),(c) e (d) Estruturas de chaves de quatro quadrantes. Fonte: Adaptado de Zeng et al. (2007).
Figura 6: Estrutura de chave bidirecional. Fonte: Adaptado de Dantas e Canesin (2005).
2.2.2 Conversor Buck CA-CA
O conversor Buck (step-down ou abaixador), uma das topologias básicas de conversores estáticos, é capaz de abaixar a tensão de entrada. Sua topologia, proposta por Enjeti e Choi (1993), é apresentada na Figura 7 na sua forma CA-CA.
As chaves S1 e S2 regulam a potência entregue à carga e as chaves S3 e S4
disponibilizam o caminho de roda-livre para o indutor L nos semiciclos positivos e negativos. Sendo assim, primeiramente, transfere-se energia da fonte para o indutor e capacitor. Em seguida, a energia armazenada no indutor é entregue ao capacitor e à carga através do caminho de roda-livre.
Figura 7: Conversor Buck CA-CA. Fonte: Adaptado de Enjeti e Choi (1993).
2.2.3 Conversor Boost CA-CA
O conversor Boost CA-CA (step-up ou elevador) é apresentado na Figura 8. Este conversor, proposto por Enjeti e Choi (1993), é capaz de elevar a tensão de entrada.
Figura 8: Conversor Boost CA-CA. Fonte: Adaptado de Enjeti e Choi (1993).
De uma maneira similar ao Buck, a sequência de chaveamento das chaves S1 e S2
regula a potência entregue à carga, e a sequência de chaveamento das chaves S3e S4oferece o
caminho de roda-livre para o indutor L nos semiciclos positivos e negativos.
2.2.4 Conversor Buck-Boost CA-CA
O conversor Buck-Boost, também considerado um conversor pertencente às topologias clássicas, foi o primeiro conversor capaz de operar como elevador e abaixador de tensão. Outra
característica importante desta configuração é que a tensão de saída tem a polaridade invertida. A topologia do Buck-Boost CA-CA, também estudada por Enjeti e Choi (1993), é dada na Figura 9.
Figura 9: Conversor Buck-Boost CA-CA. Fonte: Adaptado de Enjeti e Choi (1993).
Em um primeiro momento, a fonte V carrega o indutor L com a comutação das chaves S1e S2. As chaves S3e S4oferecem o caminho de roda-livre para o indutor.
2.3 O CONVERSOR CUK CA-CA
2.3.1 Topologia do Cuk CA-CA
Na construção do Cuk CA-CA, a chave S e o diodo de roda-livre D, mostrados na Figura 3, devem ser substituídos cada um por uma chave bidirecional da Figura 6, como mostra a Figura 10.
Figura 10: Topologia do conversor Cuk CA-CA. Fonte: Adaptado de Hoyo et al. (2004).
As chaves S1 e S2, de alta frequência, são responsáveis pela regulação da potência
entregue a carga. As chaves S3 e S4 estão relacionadas ao caminho de roda–livre para os
semiciclos positivos e negativos.
2.4 TÉCNICA DE CHAVEAMENTO
Dentre as técnicas utilizadas para chaveamento dos conversores de potência de aplicação em corrente alternada, o chaveamento cruzado em alta frequência é muito difundido
e de simples aplicação (PRAKASH et al., 1997). Devido às características reais dos
semicondutores utilizados nos circuitos, deve-se utilizar o artifício de tempo morto a fim de evitar a condução das chaves bidirecionais ao mesmo tempo. Quando há o tempo morto, ocorre uma sobretensão nas chaves por não haver caminho devido para as correntes – estas encontram caminho alternativo pelas capacitâncias parasitas dos interruptores, gerando ainda mais perdas, como mostra Zucuni et al. (2017). Sendo assim, uma solução pode ser a instalação de circuitos grampeadores de tensão resistivos em paralelo com os braços bidirecionais que disponibilizem caminho devido para a corrente, como realizado por Neto e Godoy (2015) em um conversor Buck CA-CA. Estes circuitos grampeadores também são chamados snubbers e já foram implementados anteriormente em um conversor Cuk pelos autores deste trabalho no artigo apresentado no Apêndice A.
Ainda outro método de chaveamento consiste em utilizar duas chaves para modulação em alta frequência e outras duas chaves em frequência de rede para habilitar um caminho de roda-livre, proposto por Dantas e Canesin (2005). Desse modo, sempre haverá caminho para as
correntes nos dois semiciclos eliminando assim a necessidade de circuitos grampeadores. A técnica de chaveamento adotada para a comutação das chaves do conversor desenvolvido neste trabalho é mostrada na Figura 11.
Figura 11: Técnica de chaveamento em alta e baixa frequência. Fonte: Adaptado de Dantas e Canesin (2005).
Esta técnica consiste em comutar duas chaves em alta frequência e outras duas em
baixa frequência, sendo que S1e S2representam chaves de alta frequência e recebem o mesmo
sinal de comutação simultaneamente; S3e S4representam chaves de baixa frequência, ou seja,
a mesma frequência da rede. Observa-se no entanto, que a presença do tempo morto para as chaves de baixa frequência ainda é necessária para evitar condução simultânea.
2.4.1 Funcionamento do Cuk CA-CA
Ao analisar o funcionamento do conversor, deve-se entender suas etapas e o
comportamento das correntes. As chaves S1 e S2 operam em frequência de comutação e as
chaves S3 e S4 operam na frequência da rede. Cada semiciclo da rede consiste em três etapas
de funcionamento do conversor, totalizando, assim, seis etapas, sendo que as chaves S1 e S3
operam no semiciclo positivo e S2e S4, no semiciclo negativo.
A Etapa 1 do semiciclo positivo ocorre no intervalo 0 < t ≤ DT , em que DT é o ciclo
chave S2conduz, permitindo a passagem de corrente pelo braço bidirecional que faz a regulação
de potência à carga, o braço de alta frequência. O capacitor de saída C2 transfere energia ao
indutor L2 e ao capacitor C1. A chave S2 não opera nesta etapa, apesar de receber o sinal de
comutação durante todo o semiciclo positivo da rede. Os caminhos das correntes nesta etapa são representados na Figura 12.
Figura 12: Etapa 1 do Cuk CA-CA (semiciclo positivo). Fonte: Autoria própria.
A Etapa 2 do semiciclo positivo acontece no intervalo DT < t ≤ Txe é representada na
Figura 13. Nesta etapa, a chave S3passa a conduzir e o diodo antiparalelo à chave S4permite a
passagem de corrente pelo braço bidirecional de baixa frequência. Nesta etapa, o capacitor C2
descarrega sobre a carga.
Figura 13: Etapa 2 do Cuk CA-CA (semiciclo positivo). Fonte: Autoria própria.
A Etapa 3, ainda no semiciclo positivo, é representada na Figura 14 e se dá no intervalo
Tx < t ≤ T em que T é o período de chaveamento. Esta etapa representa a transição entre
conduz. Nesta etapa, a tensão da rede se aproxima de zero e a energia, quase nula, que ainda resta no capacitor C2é transferida para a carga.
Figura 14: Etapa 3 do Cuk CA-CA (semiciclo positivo). Fonte: Autoria própria.
A Etapa 4, agora no semiciclo negativo se dá no intervalo 0 < t ≤ DT da rede e é
representada pela Figura 15. Aqui, S2 é comutada e o diodo da chave S1 conduz e, assim, a
corrente encontra caminho pelo braço bidirecional de alta frequência. A energia do indutor L2é
transferida para C2. A chave S1não opera nesta etapa, mesmo recebendo o sinal de comutação
durante todo o semiciclo negativo da rede.
Figura 15: Etapa 4 do Cuk CA-CA (semiciclo negativo). Fonte: Autoria própria.
A Etapa 5, no semiciclo negativo, ocorre no intervalo DT < t ≤ Tx. Nesta etapa, a
chave S4é fechada e o diodo da chave S3é polarizado para a passagem de corrente pelo braço
bidirecional de baixa frequência. O capacitor de saída C2descarrega sobre a carga. Os caminhos
Figura 16: Etapa 5 do Cuk CA-CA (semiciclo negativo). Fonte: Autoria própria.
A Etapa 6, representada na Figura 17, se dá no intervalo Tx < t ≤ T do semiciclo
negativo. Esta etapa representa a transição entre o semiciclo negativo e o positivo, com a presença, novamente, de um tempo morto. Nesta etapa, o comportamento do conversor é análogo ao apresentado na Etapa 3.
Figura 17: Etapa 6 do Cuk CA-CA (semiciclo negativo). Fonte: Autoria própria.
2.4.2 Método de Equacionamento dos Componentes
Tendo em vista as características CA do conversor e a forma de onda da corrente, Hoyo
et al. (2004) propuseram um equacionamento para os componentes do conversor Cuk. Sendo Ip
a corrente de pico na entrada do conversor, o cálculo dos indutores parte do fator de ondulação de corrente, Ki, e da tensão nos indutores, VL. A Figura 18 apresenta a forma de onda da corrente
Figura 18: Formato da corrente nos indutores. Fonte: Hoyo et al. (2004).
Na sequência, (3) expressa a corrente de ondulação, ∆I, e (4), a tensão nos indutores, VL, sendo:
• d(i)
d(t): taxa de variação da corrente no tempo;
• ∆i: variação da corrente; • ∆t: variação do tempo. ∆I = Ki· Ip· sen(ωt) (3) VL= L d(i) d(t) ∼ = L∆i ∆t (4)
É possível obter-se L1e L2em (5) e (6), respectivamente, sendo:
• Vin: tensão de entrada;
• Vout: tensão de saída;
• Dmax: razão cíclica máxima;
• Ki: fator de ondulação de corrente;
• P: potência do conversor; • fs: frequência de chaveamento.
L1=Vin 2· D max Ki· fs· P (5) L2=Vout 2· D max Ki· fs· P (6)
Considera-se Dmax nos cálculos dos componentes para que a magnitude das
ondulações, sujeitas aos maiores níveis de tensão e corrente, estejam compatíveis com o tamanho dos elementos.
A ondulação da tensão nos capacitores, ∆Vc, e a corrente de pico na entrada, Ip, são
dadas em (7) e (8), respectivamente, sendo: • Kv: fator de ondulação de tensão;
• Vpp: tensão pico-a-pico na entrada;
• Vp: tensão de pico na entrada.
∆Vc= Kv·Vp· sen(ωt) (7)
Ip=
2 · P
Vpp (8)
Assim, é possível obter-se C1e C2em (9) e (10), respectivamente.
C1= 2 · P · (1 − Dmax) Kv· fs·Vp2 (9) C2= 100 4 · π2· L 1· fs2 (10) 2.5 MICROCONTROLADOR
Com o intuito de flexibilizar o comando do circuito, no que se refere à precisão e exatidão, optou-se pela utilização de um microcontrolador. Estes são muito utilizados devido à capacidade consideravelmente alta que apresentam de gerenciamento e otimização das funções
de dispositivos. Sua grande vantagem, além de baixo custo, está na sua possibilidade e
Por apresentar características mais que suficientes para os propósitos deste trabalho, designa-se a plataforma Launchpad LAUNCHXL-F28377S da Texas Instruments® (TI)
como plataforma para a implementação do circuito. Tal plataforma é constituída pelo
microcontrolador TMS320F28377S. Este possui 32 bits e processador de 200 MHz, permitindo aplicações de controle em tempo real. Conta com 1024 kB de memória flash e 164 kB de RAM com resolução de 16 bits ADC, conversor analógico digital (TI, 2014).
Algumas características importantes do controlador no desenvolvimento do projeto proposto estão listadas a seguir:
• IEEE 754 Unidade de Ponto Flutuante de precisão única (FPU); • Unidade Matemática Trigonométrica (TMU);
• Código Convolucional / Unidade de Matemática Complexa (VCU-ll); • 15 canais Pulse Width Modulator (PWM);
• 14 canais 16-bit Conversor Analógico Digital (ADC).
O Launchpad LAUNCHXL-F28377S, mostrado na Figura 19, é uma plataforma de avaliação de alto desempenho. A Figura 20 mostra o mapa dos pinos e suas respectivas funções do Launchpad. A plataforma conta com emulador e comunicações serial e periférica, que possibilitam programação e debug para testes isolados mesmo que conectado ao computador.
Figura 19: Launchpad LAUNCHXL-F28377S. Fonte: TI (2017).
Figura 20: Identificação da plataforma do Launchpad. Fonte: TI (2015).
O Launchpad é compatível com o software de desenvolvimento Code Composer Studio™ da IDE que fornece recursos de nível industrial e capacidade de depuração completa. Além disso, o software ControlSUITE, apresenta exemplos de códigos e configuração, facilitando a familiarização com a plataforma (TI, 2015).
2.6 MALHA DE CAPTURA DE FASE – PLL
Para garantir a sincronização da tensão de saída do conversor com o sinal de referência da rede utilizando a técnica de comutação proposta por Dantas e Canesin (2005), é necessário
o projeto e implementação de um circuito PLL para que o comando das chaves S3e S4de baixa
frequência, vistas na Figura 10, estejam sincronizadas com a rede elétrica.
O PLL é um sistema de controle de malha fechada que garante a sincronização de fase e frequência do sinal de saída com o de entrada a partir de um sinal de referência. Assim, enquanto o sinal de saída estiver defasado e diferir-se do sinal de referência, é gerado um sinal de erro que corrige o circuito para que atinja o sincronismo desejado (BEST, 2007).
O circuito PLL apresenta três etapas básicas de funcionamento: detector de fase (PD), filtro passa-baixa (LF) e oscilador controlado por tensão (VCO). As etapas são exemplificados na Figura 21. O detector de fase fornece uma resposta dependente do valor absoluto da diferença entre os sinais de entrada e saída, e também comanda a operação dos outros blocos. O filtro tem a finalidade de definir o comportamento dinâmico do circuito e o VCO gera um sinal de frequência independente da tensão de controle (PINDADO, 1997).
Figura 21: Diagrama de bloco PLL. Fonte: Tripathy et al. (2014).
é inferior ao segundo em relação a confiabilidade, pois, os PLLs analógicos necessitam da inclusão de componentes externos para o ajuste do ganho de malha, o que diminui a confiabilidade do circuito (FISCHETTE, 2009). Por esse motivo, opta-se pela utilização de um PLL digital. Neste grupo, encontram-se os citados a seguir:
• PLL digital (DPLL): PLL analógico com detector de fase digital;
• PLL cem por cento digital (ADPLL): todos os componentes são digitais (detector de fase, filtro e oscilador);
• PLL por software (SPLL): os blocos funcionais são implementados em software através de microprocessadores e microcontroladores.
Se comparado com os outros métodos de implementação de PLL, no que se refere à confiabilidade do sistema, qualidade de resposta à interferências e velocidade, opta-se pela utilização do PLL por software, implementado com o microcontrolador Launchpad LAUNCHXL-F28377S.
Partindo-se do princípio que o conversor Cuk tem característica de entrada e saída alternadas, uma maneira de se desenvolver o algoritmo é através da utilização de uma amostra de sinal senoidal da rede com um offset na tensão de entrada para comparação com o sinal senoidal de saída.
Na literatura, encontram-se vários tipos de sistemas PLL para aplicação. Filho et al. (2006) discutem e comparam algoritmos de PLL para aplicações monofásica e trifásica e, através destes estudos, prefere-se o algoritmo Single-Phase Enhanced PLL (EPLL) por suas características de detecção de fase não-lineares (FILHO et al., 2006) e, principalmente, pela facilidade de entendimento e domínio da teoria relacionada a este sistema.
2.6.1 Algoritmo EPLL
O Single-Phase Enhanced PLL é baseado na teoria de filtro adaptativo, sendo capaz de estimar, em tempo real, a componente fundamental do sinal de entrada enquanto segue as variações deste sinal em amplitude, fase e frequência (KARIMI-GHARTEMANI; IRAVANI, 2004). A capacidade de prover em tempo real as estimativas da componente fundamental é a principal característica deste tipo de PLL.
A teoria do filtro adaptativo é baseada no princípio de que um sinal de saída de um sistema pode ser reconstruído ou estimado através da modificação dos ganhos de um combinador linear com a função de estimativa de erro. O erro é dado pela diferença entre o sinal estimado e o sinal desejado na saída do sistema (FILHO et al., 2006). Na Figura 22, tem-se o sinal detem-sejado repretem-sentado pela função y(t), o sinal estimado porby(t) e o erro por e(t). O sistema EPLL pode ser representado pelo diagrama de blocos da Figura 23. Este sistema de controle tem como sinal de entrada a função u(t) que é comparada com y(t) para gerar um sinal de erro e(t). Este sinal então, passa pelo bloco LF para alimentar o VCO.
Figura 22: Diagrama em Blocos do Filtro Adaptativo. Fonte: Adaptado de Filho et al. (2006).
Figura 23: Diagrama de Blocos EPLL. Fonte: Karimi-Ghartemani e Iravani (2004).
A estrutura EPLL possui quatro parâmetros internos: K, Kp, Ki e Kv. O parâmetro K
está relacionado à velocidade de convergência da amplitude do sinal. Já os sinais Kp, Ki e Kv
estão relacionados às taxas de convergência de fase e frequência (KARIMI-GHARTEMANI; IRAVANI, 2004).
2.7 CONCLUSÃO
Para se estudar a topologia do conversor Cuk CA-CA, este capítulo revisou o funcionamento CA-CA das topologias Buck, Boost e Buck-Boost com chaves bidirecionais, tomando como base suas topologias CC-CC. Técnicas de comutação foram citadas, bem como as etapas de operação do conversor Cuk CA-CA, que proporcionam maior entendimento de seu funcionamento. Uma revisão do método de equacionamento também foi realizada. O microcontrolador a ser utilizado foi selecionado e suas características necessárias ao desenvolvimento do controle proposto foram explanadas. Por fim, foi abordada a teoria sobre o PLL e seu diagrama de blocos geral, apresentado na Figura 21. Decidiu-se por implementar o controle com o código EPLL, um tipo de PLL desenvolvido em software. Também foi abordada uma breve teoria sobre a aplicação do EPLL, bem como seu diagrama de blocos. Ainda seria
útil estudar com mais profundidade os parâmetros do EPLL, como o parâmetro ω0, observado
3 SIMULAÇÃO E PROJETO
Esta seção aborda o desenvolvimento do conversor Cuk CA-CA no que se refere às simulações no protótipo e decisões de projeto tomadas a partir dos resultados simulados – adaptações do equacionamento adotado e modo de operação do conversor.
3.1 EQUACIONAMENTO
Após análise dos esforços para condução contínua (CCM) e descontínua (DCM), chegou-se à conclusão de que os esforços nos componentes em DCM não são relevantemente superiores aos em CCM. Sendo assim, optou-se pelo modo de operação descontínua. Este modo facilita a implementação do controle sem que sejam aumentadas significativamente as perdas por condução como explicitado no Apêndice B.
Nas simulações realizadas com base no equacionamento tratado na Seção 2.4.2, os resultados não se mostram satisfatórios quando o conversor opera em modo descontínuo. Portanto, fez-se necessário realizar adaptações no equacionamento proposto por Hoyo et al. (2004), buscando melhorar o desempenho da operação em modo descontínuo. As equações (11), (12), (13) e (14) são resultantes dessas adaptações, descritas no Apêndice C, em que:
• IL1 e IL2 são as correntes nos indutores L1e L2;
• ∆VC1 e ∆VC2 representam a ondulação da tensão nos capacitores C1e C2;
• ∆IL1 e ∆IL2 representam a ondulação da corrente nos indutores L1e L2, respectivamente.
C1= D · IL1 2 · fs· ∆VC1 (11) C2= D · IL2 8 · fs· ∆VC2 (12)
L1= D · Vin 2 · fs· ∆IL1 (13) L2= (1 − D) · VC2 2 · fs· ∆IL2 (14) A partir das equações adaptadas e dos parâmetros de projeto mostrados na Tabela 1, é possível obter os valores dos componentes calculados, apresentados na Tabela 2.
Tabela 1: Parâmetros de equacionamento
Parâmetro Símbolo Valor
Potência P 300 W
Tensão de entrada Vin 127 V
Variação de tensão de entrada ∆Vin 15%
Tensão de saída Vout 127 V
Razão cíclica máxima Dmax 0,55
Frequência de chaveamento fs 40 kHz
Ondulação de tensão kv 5%
Ondulação da corrente ki 125%
Fonte: Autoria própria.
Tabela 2: Valores equacionados dos componentes do conversor
Parâmetro Valor
Capacitor C1 1,2 µF
Capacitor C2 1,5 µF
Indutor L1 0,27 mH
Indutor L2 0,27 mH
Fonte: Autoria própria.
3.2 SIMULAÇÃO
3.2.1 Circuito de Potência
Sendo o circuito apresentado na Figura 10 a base para a simulação, tem-se associado a ele os parâmetros mostrados nas Tabela 1 e Tabela 2 para a simulação em software.
A Figura 24 apresenta a tensão de entrada Vin e a tensão de saída Vout para o circuito
Figura 24: Tensão de entrada, Vin, e tensão de saída, Vout. Fonte: Autoria própria.
A Figura 25 apresenta a tensão no capacitor de acoplamento C1, cujo valor é
significativamente menor que o encontrado no equacionamento da seção 2.4.2.
Figura 25: Tensão no capacitor de acoplamento, VC1.
Fonte: Autoria própria.
O capacitor C1 acumula menos energia e, quando acontece a inversão da polaridade,
não há grandes correntes injetadas no circuito, como visto na Figura 26, onde são apresentadas as formas de onda das correntes nos indutores L1e L2.
Figura 26: Corrente no indutor, L1(IL1) e corrente no indutor L2(IL2).
Fonte: Autoria própria.
Também é possível notar, na Figura 27, na qual as correntes em L1e L2são mostradas
em detalhe, que o circuito está operando em modo de operação descontínuo no qual as correntes dos indutores chegam a zero antes do término do semiciclo de alta frequência.
Figura 27: Corrente no indutor, L1(IL1) e corrente no indutor L2(IL2).
Fonte: Autoria própria.
A Figura 28 mostra as tensões nos braços bidirecionais, importante para definir os semicondutores que compõe o circuito. E, por fim, a Figura 29 apresenta a corrente no capacitor de acoplamento, em que é possível notar irregularidades no sinal da corrente próximas ao cruzamento por zero, por conta da abrupta mudança de polaridade.
Figura 28: Tensão nos braços bidirecionais, Vsw1e Vsw2. Fonte: Autoria própria.
Figura 29: Corrente no capacitor de acoplamento, IC1.
Fonte: Autoria própria.
3.2.2 Funcionamento do PLL
Para testar o funcionamento do EPLL, foram realizadas simulações em blocos no
software PSim e também em linhas de código com a implementação das rotinas simulando
o microcontrolador. Tanto para a simulação em blocos quanto para a simulação em código, usou-se a lógica representada no diagrama de blocos da Figura 30, considerando (15) e (16).
H(z) =(0, 025 + 0, 008z −1− 0, 015z−2) (1 − 2z−1+ z−2) (15) H2(z) = 0, 01z −1 (1 − z−1) (16)
Figura 30: Diagrama de blocos EPLL. Fonte: Adaptado de Filho et al. (2006).
Os ganhos das funções de transferência foram escolhidos arbitrariamente conforme as simulações e testes realizados e os resultados aqui mostrados consideram os ganhos do último teste realizado.
3.2.2.1 Simulação em blocos com lógica EPLL
Para a simulação em blocos, foi construído o diagrama conforme mostra a Figura 31.
Figura 31: Simulação em blocos do EPLL. Fonte: Autoria própria.
A tensão de entrada no esquema da simulação em blocos, Vin, tem a sua referência na
tensão de entrada do circuito de potência. Como saída, a função EPLL dá o ângulo de fase do sinal sincronizado, sendo possível, através de manipulações matemáticas, gerar um sinal senoidal. A Figura 32 mostra a tensão de entrada, Vin, e a tensão de saída, Vsinc, do EPLL na
Figura 32: Vine Vsinc(simulação em blocos). Fonte: Autoria própria.
Figura 33: Ângulo de fase (simulação em blocos). Fonte: Autoria própria.
Com a variável ângulo de fase é possível determinar a polaridade do circuito de potência e declarar intervalos para a operação do PWM de baixa frequência.
3.2.2.2 Simulação do código com EPLL
Para a implementação em código, tomou-se como base o diagrama de blocos da Figura 30 e consolidou-se a rotina de cálculos conforme mostra o Apêndice D.
Na Figura 34, tem-se a tensão de entrada e a tensão sincronizada pelo EPLL. Nota-se que, com o código, o EPLL leva de dois a três ciclos a mais para sincronizar do que leva na simulação em blocos.
Figura 34: Vine Vsinc (simulação com EPLL). Fonte: Autoria própria.
Na Figura 35, tem-se o ângulo de fase do EPLL aplicado em código. Diferentemente do aplicado em simulação por blocos, este tem a característica de ser um sinal senoidal com a metade da frequência do sinal de entrada. Apesar dessas diferenças em relação ao ângulo de fase obtido no diagrama de blocos, o ajuste continua o mesmo: ainda há dois pontos a serem definidos que ajustam o PWM de baixa frequência para o semiciclo positivo e para o negativo.
Figura 35: Ângulo de fase (simulação com EPLL). Fonte: Autoria própria.
Por fim, a Figura 36 mostra que o erro estacionário do código EPLL tende a zero. Sendo assim, apesar das diferenças de resultados entre o ângulo de fase do código e o do diagrama de blocos, o código ainda se mostra confiável.
Figura 36: Erro estacionário do código EPLL. Fonte: Autoria própria.
3.3 CONCLUSÃO
Este capítulo tratou do projeto e da simulação do circuito de potência e do circuito de controle PLL. Apresentou decisões a respeito do modo de operação e apontou a adaptação realizada no equacionamento tratado por Hoyo et al. (2004).
A simulação do circuito de potência com os resultados obtidos através do equacionamento adaptado auxiliou a compreensão do funcionamento dos grupos de chaves, bem como a análise dos esforços de tensão e corrente para que se determinassem os semicondutores que compõem o circuito.
Por fim, no software Psim, foram realizadas simulações em blocos e em linhas de código para se verificar o funcionamento do EPLL e concluiu-se que o código desenvolvido é mais confiável devido ao erro estacionário tender a zero.
4 DESENVOLVIMENTO DO PROTÓTIPO
Neste capítulo, são apresentadas as etapas necessárias para a implementação do conversor Cuk CA-CA proposto, bem como os subprojetos e dispositivos necessários para sua conexão ao circuito de comando. Todos os circuitos secundários e componentes utilizados tanto para o controle quanto para o circuito de potência são explicitados sequencialmente para um completo entendimento da implementação do conversor conforme as especificações de projeto.
4.1 PROJETO DOS INDUTORES
A partir dos valores de indutância obtidos na Tabela 2, dos parâmetros especificados na Tabela 3 e dos procedimentos de cálculo de indutores descritos no Apêndice E, torna-se possível realizar o dimensionamento do projeto físico do indutor.
Tabela 3: Parâmetros para projeto físico dos indutores
Parâmetro Valor
Frequência fs 40 kHz
Corrente de pico no indutor Ipico 8,74 A
Corrente eficaz no indutor Irms 3,59 A
Valor da indutância L 0,27 mH
Densidade máxima de corrente Jmax 450 A.cm−2
Densidade de fluxo máxima B 0,3 T
Permeabilidade do ar µ0 4π × 10−7H.m−1
Fonte: Autoria própria.
A Tabela 4 apresenta os parâmetros obtidos para a confecção de L1e L2: a espessura do
fio, o número de espiras, o espaçamento do entreferro, a quantidade de condutores em paralelo e o núcleo que suporta tais especificações. A Figura 37 mostra a implementação dos indutores já concluída de acordo com os cálculos realizados.
Tabela 4: Resultados obtidos para construção dos indutores
Parâmetro Resultado obtido
Fio escolhido 21 AWG
Número de espiras N 44 espiras
Entreferro lg 0,79 mm
Condutores em paralelo ncondutores 2 condutores
Núcleo escolhido E-42/15 Thornton®
Fonte: Autoria própria.
Figura 37: Indutores confeccionados. Fonte: Autoria própria.
4.2 FILTRO E CONDICIONAMENTO DE SINAL
O circuito PLL necessita de uma referência de tensão e frequência da rede para que seja estabelecida uma relação entre o sinal de entrada coletado e possa fornecer um sinal de saída em fase com o sinal da rede e de mesma frequência.
O condicionamento de sinal fornece uma amostra do sinal da rede, realizando o sincronismo proposto. O sinal gerado deve estar condicionado à leitura pelo microcontrolador. Assim, deve-se atenuar e tratar o sinal senoidal da rede a níveis apropriados à leitura pelas entradas analógicas do microcontrolador.
A estratégia utilizada foi o uso de um transformador 127-6 V que, além de diminuir a amplitude da tensão da rede, isola a rede e o circuito de controle, agregando assim maior confiabilidade. Além disso, como o microcontrolador deve ler tanto o semiciclo negativo quanto o positivo da senoide da rede, adiciona-se um nível médio no sinal da rede para que ambos os semiciclos estejam acima da tensão de 0 V e inferiores 3,3 V, que é a tensão máxima da entrada analógica do microcontrolador.
Para se evitar que qualquer ruído seja lido e propagado da fonte para o circuito de condicionamento de sinal, um filtro é adicionado no secundário do transformador. Após filtrado, o sinal de referência é condicionado e levado ao Launchpad onde o código PLL implementado se encarrega de gerar os sinais complementares de modulação.
4.3 ESQUEMÁTICO DO PROTÓTIPO
Os testes realizados no protótipo se dão a partir de um sinal senoidal considerado puro e com tensão de pico de aproximadamente 180 V. O potenciômetro lido pelo ADC do microcontrolador mantém fixa a frequência do módulo PWM em 40 kHz.
O protótipo será testado junto à rede elétrica, porém sua alimentação não é direta. A montagem do protótipo possui uma variedade de circuitos que podem ser demonstrados
no diagrama de blocos da Figura 38. Estes circuitos têm como função a aquisição e
condicionamento do sinal da rede, o processamento do sinal junto ao algoritmo PLL e o chaveamento do conversor proposto e estudado.
Figura 38: Diagrama de blocos da montagem do protótipo. Fonte: Autoria própria.
A alimentação do protótipo é feita a partir de uma fonte que deve fornecer tensão em valores adequados, na qual os valores de +12 V e -12 V foram escolhidos para alimentar os driverse circuitos integrados. Outra fonte no valor de +3,3 V foi utilizada para geração do nível médio do sinal senoidal de referência, e também para alimentação do Launchpad.
Figura 39: Diagrama de blocos parcial de comando. Fonte: Autoria própria.
4.3.1 Filtro e Condicionamento de Sinal
Para o circuito de condicionamento do sinal senoidal e nível médio, foi utilizado um transformador que serviu tanto para isolar a referência da leitura quanto para diminuir o nível de tensão da rede. Antes de tratar o sinal para leitura no microcontrolador, filtrou-se o mesmo de forma a eliminar qualquer ruído que pudesse interferir em sua leitura. O filtro foi projetado
com uma plataforma online no site da TI®. Assim, definiu-se, então, a faixa de frequência em
que se deseja filtrar e gerou-se o circuito do filtro, observado na Figura 40.
Figura 40: Esquemático do filtro. Fonte: Autoria própria.
Para a implementação do filtro, utilizou-se o CI LM324, utilizado também para a implementação do condicionamento deste sinal.
No circuito condicionador, mostrado na Figura 41, a entrada inversora do amplificador operacional recebe o sinal já filtrado e, a porta não-inversora, o sinal de referência do circuito. Os resistores R14 e R13 são responsáveis por diminuir a amplitude do sinal para adequá-lo a níveis de tensão que possam ser lidos pelo microcontrolador. Já os resistores R16 e R18 ajustam o nível médio em 1,65 V, permitindo a leitura do semiciclo positivo e negativo. O diodo Zenner foi adicionado na saída do sinal para limitar a tensão caso níveis mais elevados apareçam, e também para se evitar valores negativos que ultrapassem a faixa de leitura permitida. Ainda na Figura 41, pode-se observar o pino que conecta o circuito condicionador ao microcontrolador. A Figura 42 mostra o filto e o condicionamento já implementados na placa.
Figura 41: Esquemático do condicionamento de sinal. Fonte: Autoria própria.
Figura 42: Circuitos de condicionamento de sinal e filtro implementados. Fonte: Autoria própria.
4.3.2 Microcontrolador
Como observado na Figura 43, o sinal de referência gerado pelo circuito de
condicionamento é lido pela porta ADC (pino 24) do Launchpad. Este sinal, uma vez
processado pelo código PLL, gera uma modulação PWM com dois sinais complementares (pinos 77 e 78).
Figura 43: Conexões no kit de desenvolvimento LAUNCHXL-F28377S. Fonte: Autoria própria.
O PWM de alta frequência (40 kHz) e com sinais complementares (pinos 79 e 80) também é gerado através da implementação do código. Sua razão cíclica é ajustada por um
trimpote lida pela porta ADC (pino 27) do Launchpad. Os pinos 33 e 34 são conectados ao
faultdo driver utilizado.
4.3.3 Driver
A modulação PWM gerada pelo microcontrolador é amplificada para níveis
operacionais de tensão da chave através do driver HPCL – doado pela NHS® –, mostrado na
Figura 44: Driver NHS®. Fonte: Autoria própria.
Os drivers, alimentados com +12 V e com sinais complementares de PWM, tem a função de isolar os circuitos de potência e comando. Um circuito de reset analógico foi implementado, conforme mostrado na Figura 45, e conectou-se o fault nos pinos 33 e 34 do microcontrolador para leitura da rotina de interrupção do código. O circuito completo de comando implementado pode ser observado na Figura 46. No circuito de potência, as chaves de alta frequência foram alimentadas com o mesmo sinal de gatilho e, as de baixa frequência, com sinais complementares.
Figura 45: Conexão dos drivers às chaves. Fonte: Autoria própria.
Figura 46: Circuito de comando implementado. Fonte: Autoria própria.
4.3.4 Circuito de Potência do Cuk
Finalmente, para a implementação do circuito de potência, mostrado na Figura 47, utilizaram-se MOSFETs IRF840. Circuitos snubbers foram utilizados nos braços bidirecionais com a finalidade de proteção extra do circuito, apesar da técnica de comutação adotada excluir a necessidade de sua utilização no braço de alta frequência. Os indutores projetados foram
utilizados em L1 e L2, e, na carga, uma resistência variável foi conectada aos terminais do
capacitor de saída.
Figura 47: Circuito de potência. Fonte: Autoria própria.
O circuito de potência completo implementado pode ser observado na Figura 48 e o protótipo ao todo pode ser visualizado na Figura 49.
Figura 48: Protótipo do circuito de potência do Cuk. Fonte: Autoria própria.
Figura 49: Protótipo dos circuitos de potência e controle. Fonte: Autoria própria.
4.4 CÓDIGO DE CONTROLE IMPLEMENTADO
Esta seção aborda o código implementado para a operação do conversor Cuk conforme simulado, limitando-se às funções de interrupção externa, ADC, EPWM e rotina de operação do EPLL.
4.4.1 Função Main
A função Main é a função principal do código. Esta função é responsável por chamar as funções auxiliares e também por inicializar configurações essenciais do microcontrolador.
As habilitações de interrupções utilizadas no controle do protótipo e as funções chamadas caso ocorram estas interrupções são mostradas no código a seguir:
EALLOW; PieVectTable.EPWM2_INT = &adca1_isr; PieVectTable.XINT1_INT = &xint1_isr; PieVectTable.XINT2_INT = &xint1_isr; EDIS; PieCtrlRegs.PIECTRL.bit.ENPIE = 1; PieCtrlRegs.PIEIER3.bit.INTx2 = 1; PieCtrlRegs.PIEIER1.bit.INTx4 = 1; PieCtrlRegs.PIEIER1.bit.INTx5 = 1; IER |= M_INT3; IER |= M_INT1; EINT; ERTM;
O código apresenta a interrupção ocasionada pelo EPWM e as interrupções externas ocasionadas pelo fault do driver. Estas interrupções são abordadas na sequência.
4.4.2 Interrupção Externa
A função que habilita a interrupção externa é a ConfigureIntDriver. Além de habilitar a interrupção externa, esta função também configura os pinos utilizados para gerar o PWM de 60 Hz e o pino que sinaliza o início e o fim da interrupção causada pelo EPWM, como mostra o código a seguir:
void ConfigureIntDriver(void) {
EALLOW;
GpioCtrlRegs.GPADIR.bit.GPIO18 = 1; GpioCtrlRegs.GPAMUX1.bit.GPIO10 = 0; GpioCtrlRegs.GPADIR.bit.GPIO10 = 1; GpioCtrlRegs.GPAMUX1.bit.GPIO11 = 0; GpioCtrlRegs.GPADIR.bit.GPIO11 = 1; GpioCtrlRegs.GPAMUX2.bit.GPIO20 = 0; GpioCtrlRegs.GPADIR.bit.GPIO20 = 0; GpioCtrlRegs.GPAQSEL2.bit.GPIO20 = 3; GpioCtrlRegs.GPAMUX2.bit.GPIO21 = 0; GpioCtrlRegs.GPADIR.bit.GPIO21 = 0; GpioCtrlRegs.GPAQSEL2.bit.GPIO21 = 3; EDIS; GPIO_SetupXINT1Gpio(20); GPIO_SetupXINT2Gpio(21); XintRegs.XINT1CR.bit.POLARITY = 0; XintRegs.XINT2CR.bit.POLARITY = 0; XintRegs.XINT1CR.bit.ENABLE = 1; XintRegs.XINT2CR.bit.ENABLE = 1; }
Nesta função, o registro GPADIR estabelece se o pino será entrada ou saída e o registro GPAMUX seleciona o pino. A função GPIO_SetupXINTxGpio(y) correlaciona o GPIO que será associado a um bloco de interrupção de uso geral. O bit POLARITY define a ocorrência da interrupção na detecção de borda de descida.
Caso ocorra a interrupção pelo fault do driver, a função xint1_isr será chamada, parando completamente as rotinas de código no microcontrolador (que volta a operar apenas quando reinicializado) conforme mostrado nas linhas de código a seguir:
interrupt void xint1_isr(void) {
asm("ESTOP0"); }
4.4.3 Conversor Analógico Digital - ADC
A comunicação ADC é utilizada para adquirir dois sinais analógicos: o sinal de definição da razão cíclica do EPWM de alta frequência e o sinal condicionado de entrada do conversor.
O código a seguir mostra a função de inicialização do ADC, ConfigureADC. Para esta aplicação, decidiu-se utilizar os módulos A e B de conversão ADC:
void ConfigureADC(void) { EALLOW; AdcaRegs.ADCCTL2.bit.PRESCALE = 6; AdcSetMode(ADC_ADCA,ADC_RESOLUTION_12BIT,ADC_SIGNALMODE_SINGLE); AdcaRegs.ADCCTL1.bit.INTPULSEPOS = 1; AdcaRegs.ADCCTL1.bit.ADCPWDNZ = 1; DELAY_US(1000); AdcbRegs.ADCCTL2.bit.PRESCALE = 6; AdcSetMode(ADC_ADCB,ADC_RESOLUTION_12BIT,ADC_SIGNALMODE_SINGLE); AdcbRegs.ADCCTL1.bit.INTPULSEPOS = 1; AdcbRegs.ADCCTL1.bit.ADCPWDNZ = 1; DELAY_US(1000); EDIS; }
A inicialização do ADC define a resolução da conversão e também o tempo necessário de leitura para que a conversão seja executada. Este ponto é imprescindível, pois, como a conversão é iniciada em metade do ciclo do PWM de alta frequência, é necessário que haja compatibilidade de tempos entre a leitura ADC e o PWM. Por fim, o bit ADCPWDNZ ativa o módulo ADC.
As linhas de código a seguir mostram a função de setup do módulo ADC, SetupADCContinuous: void SetupADCContinuous(void) { EALLOW; AdcaRegs.ADCSOC0CTL.bit.CHSEL = 0; AdcaRegs.ADCSOC0CTL.bit.ACQPS = 14; AdcaRegs.ADCINTSEL1N2.bit.INT1E = 0; AdcaRegs.ADCINTSEL1N2.bit.INT1CONT = 1; AdcaRegs.ADCINTSEL1N2.bit.INT1SEL = 0; AdcbRegs.ADCSOC1CTL.bit.CHSEL = 1; AdcbRegs.ADCSOC1CTL.bit.ACQPS = 14; AdcbRegs.ADCINTSEL1N2.bit.INT1E = 0; AdcbRegs.ADCINTSEL1N2.bit.INT1CONT = 1; AdcbRegs.ADCINTSEL1N2.bit.INT1SEL = 0; EDIS; }
Este setup define o canal no qual o ADC recebe a entrada do sinal analógico externo (referenciado pelo bit CHSEL) e também qual é a janela de aquisição do ADC (bit ACQPS). Outros bits definem os processos de interrupção do ADC que, neste caso, não são utilizados.
