COMPARAÇÃO DE MÉTODOS PARA MODELAMENTO DE INDUTORES PASSIVOS EM TECNOLOGIA CMOS

(1)

COMPARAÇÃO DE MÉTODOS PARA MODELAMENTO DE INDUTORES

PASSIVOS EM TECNOLOGIA CMOS

Angélica dos Anjos, João Navarro S. Jr. e Luiz Carlos Moreira

∗

Laboratório de Sistemas Integráveis – Departamento de Engenharia de Sistemas Eletrônicos

Escola Politécnica da Universidade de São Paulo – Av. Prof. Luciano Gualberto, Trav. 3 nº 158

CEP 05508-900 – São Paulo – SP – Brasil

{angel; navarro; lcm} @lsi.usp.br

∗_{Este trabalho foi realizado com o apoio da FAPESP.}

RESUMO

O trabalho realizado objetiva analisar alguns métodos para o modelamento de indutores planares integrados a partir de seu layout. Com esta finalidade foram projetados e caracterizados seis indutores quadrados e obtidos alguns parâmetros, como indutância e fator de qualidade, e comparados com os softwares SONNET e ASITIC, além de equações semi-empíricas implementadas no MATLAB. Estes indutores foram implementados na tecnologia CMOS 0,35 µm e caracterizados na freqüência de 2,4 GHz. Os resultados obtidos indicam que o SONNET é a ferramenta que melhor determina o valor do fator de qualidade e o ASITIC é a que melhor determina o valor da indutância [1].

1. INTRODUÇÃO

Tem-se visto, nas últimas décadas, uma verdadeira revolução tecnológica devido à presença cada vez mais acentuada da eletrônica no dia a dia, com sua inserção em produtos já existentes (telefones, carros, etc.) ou com a introdução de novos equipamentos (celulares, computadores, etc.). Este fenômeno só foi possível devido à microeletrônica e a possibilidade, por ela trazida, do desenvolvimento de circuitos integrados complexos.

Hoje em dia a principal tecnologia para construção de C.I.’s é a CMOS (Complementar Metal Oxide Semiconductor), devido principalmente ao baixo consumo de potência e ao baixo custo. Esta tecnologia já é, de longa data, tida como a melhor para o desenvolvimento de circuitos digitais, mas é também aplicada em circuitos analógicos. Recentemente muitos trabalhos foram desenvolvidos sobre o uso de CMOS em circuitos de transmissão e recepção em rádio freqüência. Neste tipo de

aplicação o uso de indutores é importante para três funções: para o casamento de impedâncias (cancela as impedâncias capacitivas), para servir como carga em amplificadores de baixo ruído e para construir filtros. Estes indutores podem ser integrados, planares, ou externos. No caso de serem externos aumentam custos na construção de sistemas.

Indutores planares apresentam severas limitações, sendo as principais o baixo valor do fator de qualidade, o que causa limitações no ganho, banda e margem de ruído dos amplificadores e filtros que o utilizam, e as dificuldade no modelamento e na determinação dos parâmentros para sua utilização correta a partir do layout.

O objetivo deste trabalho é analisar e comparar alguns métodos de modelamento de indutores integrados, para determinar qual é a melhor forma de fazê-lo.

Este trabalho está dividido em seis seções: na segunda seção estão descritos os métodos avaliados; na terceira, é apresentado um modelo para o indutor planar e equações semi-empíricas; na quarta, são descritos os indutores; na quinta, são apresentados os resultados e feitas comparações; na última, as conclusões.

2. FERRAMENTAS UTILIZADAS

Este item destina-se à apresentação dos métodos utilizados para o modelamento dos indutores. Foram comparados três métodos com as medidas elétricas:

• ASITIC (Analysis and Simulation of Inductors and

Transformers in Integrated Circuits), versão Grackle

(Linux): é um programa para desenho, análise e modelamento do comportamento elétrico e magnético de elementos passivos fabricados sobre silício [2]. Este simulador tem distribuição gratuita e

(2)

fornece um circuito RLC como modelo do indutor, além das suas principais características elétricas; • SONNET, versão 8.52: é uma ferramenta que faz

simulações de campos eletromagnéticos 3-D planar para projeto e análise de dispositivos [3]. Ele fornece diversos modelos para o indutor (circuito RLC, parâmetros S, Z e Y, etc.);

• equações semi-empíricas: algumas equações encontradas na literatura e que estão indicadas no item 3 foram implementadas no MATLAB para obter o modelo do indutor. O MATLAB é um programa que faz cálculos matemáticos e simulações, apresenta gráficos, etc.

• medidas elétricas: através de um analisador de redes HP 8722D foi possível caracterizar dois chips provenientes de uma mesma lâmina. Foram levantados os valores da impedância de entrada Zin e

da resistência série DC (entrada na conexão interna do indutor e conexão externa aterrada), para assim obter os parâmetros desejados.

3. CIRCUITO EQUIVALENTE DO INDUTOR

O indutor utilizado neste trabalho é construído com segmentos de metal como ilustrado na figura 1.

Figura 1 – Indutor passivo com segmentos de metal. Para esclarecimento das equações utilizadas no MATLAB o circuito equivalente do indutor está representado na figura 2. Podemos observar nele: a capacitância entre os segmentos Cs. Normalmente tem um valor pequeno e é desconsiderada; a capacitância do substrato Csi. Seu valor é difícil de ser determinado (não se encontrou nenhuma relação para determinar seu valor); a capacitância do óxido Cox que é a capacitância existente entre as espiras e o substrato. Seu valor depende da espessura do óxido abaixo do indutor; a resistência do substrato Rsi; a resistência série Rs que é a resistência que aparece nos segmentos e contatos do indutor; e a indutância propriamente dita L.

A capacitância do óxido é calculada pela equação 1 [4]: ox ox t 2 1_⋅ _⋅ _⋅ε = l w Cox T (1)

onde lT é o comprimento total do indutor, w é a largura da

espira, εox é a constante dielétrica do óxido e tox é a

espessura do óxido entre as camadas da espira e o substrato. O fator ½ é resultante do fato de existirem duas capacitâncias no circuito equivalente, uma em cada extremidade.

Figura 2 – Circuito equivalente do indutor planar. A resistência do substrato é dada pela equação 2 [5]:

        + =2 . ₂ 2 ₂ T Si Si Si Si A t t R ρ (2)

onde ρsi é a resistividade do substrato por quadrado, tSi é a

espessura do substrato e AT é a área total ocupada pelo

indutor. Assim como para a capacitância do óxido, o fator 2 também é resultante das duas resistências no circuito da figura 2.

A resistência série pode ser obtida através da equação 3 [6]:

∑

      − = ≈ ₋ δ δ ρ ρ t M M s e w l wt l R 1 (3) onde ρM é a resistividade do metal, l é o comprimento

total dos segmentos, w é a largura do segmento, t é a espessura da camada metálica e δ é a profundidade pelicular. A profundidade pelicular pode ser calculada pela equação 4 [7]

µσω

δ

=

2

(4) onde µ é a permeabilidade magnética no espaço livre (µ= 4π10-7 H/m [6]), σ é a condutividade do material no condutor e ω é a freqüência do sinal.

A indutância total no indutor é composta das auto-indutâncias dos segmentos e das auto-indutâncias mútuas, positivas e negativas, existentes entre os segmentos metálicos. Para cada segmento metálico j que compõe o

(3)

indutor podemos determinar uma indutância conforme a equação 5 [8]:

( )

∑

×

+

=

autoj k

2

totalj

L

M

L

(5) onde Lautoj é a auto-indutância do segmento j, Mk é a

indutância mútua entre segmentos k e j (pode ser positiva ou negativa); o somatório é feito para todos segmentos

k≠j.

A auto-indutância é dada pela equação 6 para o caso de segmentos retangulares [9]:                         ⋅ + + +             + ⋅ ⋅ = l t w t w l l Lauto 3 50049 , 0 2 ln 2 (6) onde Lauto é a auto-indutância, l é o comprimento de cada

segmento, w é a largura do segmento e t é a espessura do metal utilizado. Uma observação a ser feita é que para obter a auto-indutância em nH nesta relação, deve-se utilizar l, w e t em centímetros.

A indutância mútua é obtida através da equação 7 e pode ser [9]:

• indutância mútua positiva: quando os dois segmentos são percorridos por correntes no mesmo sentido; • indutância mútua negativa: quando os dois

segmentos são percorridos por correntes em sentidos contrários.

Φ

⋅

±

=

l

M

2

₍₇₎ onde M é a indutância mútua positiva em nH, l é o comprimento em centímetros dos segmentos. O valor de φ é calculado pela expressão 8.

      +             + −                     + +       = Φ l GMD l GMD GMD l GMD l 2 / 1 2 2 2 / 1 2 2 1 1 ln (8)

onde GMD (geometric mean distance) é obtido, por sua vez, através da equação 9.

                          ⋅ ⋅ ⋅ +                     +                     +                     +                     +                     − = 10 8 6 4 2 660 1 360 1 168 1 60 1 12 1 ln ln w d w d w d w d w d d GMD (9)

onde d é a distância entre os centros geométricos de cada segmento e w é a largura do segmento.

Quando o valor da admitância do dispositivo é conhecido, ou por meio de medidas elétricas ou por simulações, a relação abaixo (13) é a forma mais simples de obter o valor de Q [12]:

( )

Z Z Y Y Q Re Im 1 Re 1 Im = = (13) onde Im representa a parte imaginária, Re a parte real, Y a admitância e Z a impedância do dispositivo.

4. INDUTORES IMPLEMENTADOS

Nos indutores implementados foram utilizadas múltiplas camadas e uma grade de silício policristalino, duas estruturas que melhoram as característica do dispositivo, principalmente o fator de qualidade. Estas estruturas são descritas a seguir.

4.1. Implementação de Indutores com Múltiplas Camadas

Os indutores passivos podem ser implementados com multicamadas de metais, realizando-se associações em série ou paralelo de espiras construídas em níveis de metais diferentes. Na associação em série a corrente percorre uma espira, passa para outra e assim por diante.

(4)

Neste caso o fluxo magnético gerado é aumentado o que garante um valor de indutância maior (diretamente proporcional ao quadrado do número de espiras [13]). Por outro lado a resistência série do indutor também é aumentada (diretamente proporcional ao número de espiras utilizadas caso tenham a mesma resistência), reduzindo o fator de qualidade. Na associação paralela a corrente é dividida pelas várias espiras que compõem o indutor. O valor de indutância sofre uma pequena redução, mas a resistência série é reduzida substancialmente (inversamente proporcional ao número de espiras se elas tiverem a mesma resistência) o que garante um maior Q.

Os efeitos da associação de espiras podem ser melhores entendidos analisando a tabela 1. Nela estão os valores das indutâncias e resistências série de 4 indutores construídos com três camadas de metal, M1, M2 e M3 [14].

Tabela 1 – Influência na implementação dos indutores da associação de espiras Implementação dos indutores Indutância (nH) Resistência série (Ω) M1 apenas 2,06 9,8 M1, M2 em série 7,71 19,6 M1, M2, M3 em série 16,7 26,2 M1, M2, M3 em paralelo 1,84 3,49

Como se pode observar, para espiras em série a indutância é maior e para espiras em paralelo a resistência é menor resultando em um Q maior. Neste trabalho utilizaram-se indutores com espiras em paralelo.

4.2. Redução das Correntes no Substrato

Uma forma de evitar o aparecimento de correntes no substrato, que reduzem o Q, devido ao campo elétrico é impedir que este campo chegue lá. Isso pode ser feito através da utilização de uma estrutura condutora abaixo do indutor onde o campo será eliminado. Com este procedimento tenta-se, a grosso modo, zerar Rsi no

modelo da figura 2.

Na prática, vários cuidados devem ser tomados para a utilização de tal estrutura, que vão da escolha do seu formato até as camadas que devem ser empregadas. Quanto ao formato da estrutura, a idéia natural é aplicar uma placa condutora homogênea. Esta irá com certeza reduzir ou zerar o campo elétrico no substrato, mas, por outro lado, criará uma outra dificuldade: aparecerão na placa correntes induzidas pelo campo magnético e com altos valores. Em conseqüência, um campo magnético com sentido oposto ao original será aumentado, reduzindo consideravelmente o valor da indutância. A solução é a utilização de estruturas que não possibilitem a circulação de correntes e que ainda funcionem de forma eficiente na blindagem dos campos elétricos. Várias destas estruturas

são propostas na literatura [15], [16]; uma solução típica é a grade como apresentada na figura 3 (a) e (b) que reduz a circulação de correntes e, conseqüentemente, o aparecimento de um fluxo magnético reverso.

(a)

(b)

Figura 3 – Grade de silício policristalino desenhada no SONNET: (a) o indutor sobre a grade; (b) vista superior.

4.3 Características dos Indutores

Para possibilitar comparações entre os métodos estudados, seis indutores quadrados com duas espiras em paralelo foram implementados em uma tecnologia CMOS 0,35 µm da AMS [17] (três camadas de metal e duas de silício policristalino). Os layouts dos indutores estão ilustrados na figura 4.

Os seis indutores foram construídos com as camadas de metal 2 e 3 em paralelo e variou-se o comprimento externo Lext, o número de voltas de cada espira N, a largura da espira W, o espaçamento entre as espiras S e a presença ou não de uma grade de silício policristalino. A tabela 2 fornece as características de implementação de cada um destes dispositivos.

Eles foram modelados e caracterizados para uma freqüência de 2,4 GHz.

(5)

Tabela 2 – Características dos indutores utilizados. Indutores 1 2 3 4 5 6 Lext 250 210 252 250 250 250 W 11 10 10 10 10 10 S 4 2 10 5 2 2 Pa ra m. ( µm) N*_{6 3 5 5 5 5} 2 X X X X X X Me t. 3 X X X X X X

Geometria dos indutores _Gde. _{Poli - X - - - X}

* O número de voltas dos indutores não possui unidade de medida.

Figura 4 – Layouts dos indutores fabricados.

5. RESULTADOS

Neste item são apresentados os resultados obtidos nos

softwares de simulações, no cálculo teórico e nas medidas

elétricas dos indutores. Estes resultados são comparados para que seja possível conhecer o grau de confiabilidade dos métodos utilizados. A figura 5 mostra o C.I. caracterizado com uma área total de 2828 x 1762 µm2_.

Figura 5 - Foto do chip caracterizado.

Com as informações apresentadas na tabela 2, sobre as geometrias e os tipos de metais usados nos indutores, foram realizadas as simulações e os cálculos. As tabelas 3 e 4 resumem todos os resultados, tanto para simulações, cálculos e medidas. A coluna ASI. apresenta os resultados do ASITIC; a coluna C.T. apresenta os resultados das equações; a coluna SON. apresenta os resultados do SONNET.

Tabela 3 – Comparação dos valores de indutância+.

Softwares Medidas Elétricas ASI. C. T. SON. Chip1 Chip2 Méd.

Ind (nH) (nH) (nH) (nH) (nH) (nH) 1 7,49 4% 6,98 10% 7,45 4% 7,78 0% 7,78 0% 7,78 2 - 3,29 8% 3,33 7% 3,58 0% 3,60 0% 3,59 3 5,03 1% 5,03 1% 4,99 2% 5,07 0% 5,08 0% 5,07 4 6,28 7% 6,51 3% 6,22 8% 6,72 0% 6,76 0% 6,74 5 8,10 4% 7,84 7% 8,04 5% 8,35 1% 8,49 1% 8,42 6 - 7,84 30% 8,75 22% 11,09 0% 11,22 1% 11,15

Tabela 4 – Comparação dos valores do fator de qualidade+_.

Softwares Medidas Elétricas Ind

ASI. C. T. SON. Chip1 Chip2 Méd.

1 3,38 43% 2,92 23% 2,91 23% 2,39 1% 2,36 0% 2,37 2 - 5,94 77% 2,88 13% 3,32 1% 3,38 2% 3,35 3 3,87 26% 3,33 8% 3,01 0% 3,03 1% 3,12 2% 3,07 4 3,82 38% 3,08 11% 2,94 8% 2,75 1% 2,79 1% 2,77 5 3,61 52% 2,83 18% 2,65 14% 2,35 1% 2,41 1% 2,38 6 - 7,77 443% 1,50 7% 1,44 1% 1,43 0% 1,43

Para as medidas elétricas, foram medidos dois chips em um analisador de redes que fornece parâmetros S em freqüência de 100 MHz a 8 GHz. Foram obtidos os valores da impedância de entrada Zin e da resistência série DC. A partir da impedância de entrada é possível calcular a indutância (Im(Zin)/(2πf)) e o fator de qualidade (Im(Zin)/Real(Zin)). Observemos que as medidas feitas nos indutores, chips, englobaram também os pads de contato, suas capacitâncias e perda por reflexão, o que é indesejável. Não foram implementadas estruturas para

+ _{Os números que estão acompanhados do símbolo %} representam o erro relativo obtido através da comparação do valor com as medidas elétricas.

(6)

poder estimar o valor destes elementos. Algumas dessas estruturas estão sendo estudadas [18].

No ASITIC foram simulados somente quatro indutores para a freqüência de 2,4 GHz. Os indutores com grade de silício policristalino foram excluídos pela dificuldade no desenho da grade.

No SONNET foram simulados os seis indutores. Este foi o método que utilizou um maior tempo de simulação, devido ao tipo de análise por ele realizada.

No cálculo teórico foram analisados os seis indutores. Nos indutores implementados com a grade de silício policristalino consideramos o caso ideal onde há bloqueio completo do campo elétrico, mínima dissipação de potência na grade e, por fim, mínima alteração do campo magnético. Para este caso ideal a resistência do silício foi considerada nula. Os resultados apresentados para o cálculo teórico são os valores dos componentes do modelo da figura 2 e, para cada indutor, o valor de Q foi obtido para uma freqüência de 2,4 GHz.

Considerando os valores de parâmetros estimados pelo ASITIC, SONNET e equações, tem-se que:

• o valor da indutância é razoavelmente bem estimado pelos três modelos. Isto deve-se ao fato de que este parâmetro depende basicamente das características geométricas do indutor e não das características elétricas do processo. Se for desconsiderado o indutor seis, cujos resultados de indutância foram inesperados criando a suspeita de algum erro de

layout, o máximo erro na estimativa de L é de 10%

(para o indutor 1 no caso das equações). O ASITIC foi o método que forneceu as melhores estimativas do valor de L.

• o valor do fator de qualidade é, por outro lado, pobremente estimado. Para este parâmetro o SONNET forneceu as melhores estimativas e o ASITIC, as piores.

• a hipótese utilizada para o cálculo de parâmetros no indutor com grade, Rsi=0, não levou à resultados

satisfatórias principalmente no que tange ao Q;

6. CONCLUSÕES

Neste trabalho foi apresentado o estudo de vários métodos para obter o modelo de um indutor planar integrado a partir do layout. Para tal alguns indutores foram implementados, caracterizados e seus resultados comparados com os dos softwares ASITIC e SONNET. Também foram comparados com resultados advindos de equações semi-empíricas. O SONNET foi o que melhores resultados forneceu para os valores de Q e o ASITIC para os valores de L. É interessante lembrar que o valor da indutância em todos os métodos esteve bem próximo do valor medido, com um erro relativo máximo de 10%.

Novos trabalhos de comparações estão sendo realizados; neste caso novas estruturas de indutores serão implementadas e medidas para poder eliminar os efeitos das capacitâncias de pads e será utilizada uma variação de freqüência envolvendo desde freqüências mais baixas até as de ressonância. Também outros softwares de modelamento serão estudados.

AGRADECIMENTOS

Agradecimento ao Sr. Jair Pereira de Souza pela ajuda prestada na extração das medidas dos chips analisados.

REFERÊNCIAS BIBLIOGRÁFICAS

[1] A. Anjos, “Estudo e Comparação de Ferramentas Utilizadas em Indutores na Tecnologia CMOS” (iniciação científica),

Faculdade de Tecnologia de São Paulo – FATEC, São Paulo –

Brasil, 2004.

[2] ASITIC, disponível: http://formosa.eecs.berkeley.edu. [3] SONNET, disponível: http://www.sonnetusa.com.

[4] C.P. Yue., S.S. Wong, “Physical Modeling of Spiral Inductors on Silicon”, IEEE Trans. on Electron Devices, vol. 47, no. 3, pp. 560-568, Mar. 2000.

[5] J. Crols. et al, “An Analytical Model of Planar Inductors on Lowly Doped Silicon Substrates for High frequency Analog Design up to 3 GHz”, Symp. on VLSI Circuits Digest of

Technical Papers, pp. 28-29, 1996.

[6] S.S. Mohan, “The Design, Modeling and Optimization of On-Chip Inductor and Transformer Circuits” (PhD thesis),

Stanford University, Dept. Electrical Engineering, 1999.

[7] W.H. Hayt, “Eletromagnetismo”, 3ª ed., Rio de Janeiro, Ed. Livros Técnicos e Científicos, 1983.

[8] L.C. Moreira, “Estruturas de Indutores Monolíticos para Circuitos RF na Tecnologia CMOS” (tese de doutorado), Escola

Politécnica da Universidade de São Paulo, Departamento de

Engenharia de Sistemas Eletrônicos, São Paulo – Brasil, 2001. [9] H.M. Greenhouse, “Design of Planar Rectangular Microelectronic Inductors”, IEEE Trans. on Parts, Hybrid, and

Packaging, vol. 10, no. 2, pp. 101-109, June 1974.

[10] G.M. Ohara, “Projeto de um Oscilador LC-tanque Controlável por Tensão em Tecnologia CMOS para Rádio Freqüência” (dissertação de mestrado), Escola Politécnica da

Universidade de São Paulo, Departamento de Engenharia

Elétrica, São Paulo – Brasil, 2003.

[11] C.P. Yue, S.S. Wong, “On-Chip Spiral Inductors with Patterned Ground Shields for Si-Based RF IC’s”, IEEE J.

(7)

[12] P. Arcioni et al, “Measurement and Modeling of Si Integrated Inductors”, IEEE Transactions on Instrumentation

and measurement, vol. 47, n. 5, pp.1372-1378, Oct. 1998.

[13] R.P. Feynman et al, “Lectures on Physics”, Reading,

Addison-Wesley Publishing Company, vol. 2, 1962.

[14] R.B. Merrill et al, “Optimization of High Q Integrated Inductors for Multi-level Metal CMOS”, Electron Devices

Meeting, 1995, International, vol. 10, no. 13, pp. 983-986, Dec.

1995.

[15] S.M. Yim et al, “The Effects of a Ground Shield on the Characteristics and Performance of Spiral Inductors”, IEEE

Journal of Solid-State Circuits, vol. 37, no. 2, pp. 237-244, Feb.

2002.

[16] C.P. Yue et al, “On-Chip Spiral Inductors with Patterned Ground Shield for Si-Based RF IC’s”, IEEE Journal of

Solid-State Circuits, vol. 33, no. 5, pp. 743-752, April 2001.

[17] AUSTRIAMICROSYSTEMS: 0.35 µm CMOS C35 Process Parameters. Document number: eng-182; Rev.: 2; AustrianMicroSystems, 2003. Disponível em: http://www.austriamicrosystems.com/05foundry/indexc35.htm [18] E.P. Vandamme et al, “Improved Three-Step De-Embedding Method to Accurately Account for the Influence of Pad Parasitics in Silicon On-Water RF Test-Structures”, IEEE

Transactions on Electron Device, vol. 48, no. 4, pp. 737-742,