LEONARDO SOSTMEYER MAI
CONVERSOR CC-CC POINT OF LOAD OPERANDO EM 1 MHz
UTILIZANDO GaNFET
Ijuí 2017
CONVERSOR CC-CC POINT OF LOAD OPERANDO EM 1 MHz
UTILIZANDO GaNFET
Trabalho de Conclusão de Curso de Engenharia Elétrica apresentado como requisito parcial para obtenção do título de Engenheiro Eletricista.
Orientador: Prof. Dr. Mateus Felzke Schonardie
Ijuí 2017
CONVERSOR CC-CC POINT OF LOAD OPERANDO EM 1 MHz
UTILIZANDO GaNFET
Este Trabalho de Conclusão de Curso foi julgado adequado para a obtenção do título de ENGENHEIRO ELETRICISTA e aprovado em sua forma final pelo professor orientador e pelo membro da banca examinadora.
Ijuí, 28 de novembro de 2017
Prof. Mateus Felzke Schonardie Doutor pela Universidade Federal de Santa Catarina - Orientador Prof. Júlio Cezar Oliveira Bolacell Coordenador do Curso de Engenharia Elétrica/UNIJUÍ
BANCA EXAMINADORA
Prof. Mateus Felzke Schonardie (UNIJUÍ) Doutor pela Universidade Federal de Santa Catarina
Prof. Maurício de Campos (UNIJUÍ) Doutor pela Universidade Federal de Campina Grande
Aos meus familiares pelo apoio durante o curso, em especial durante o desenvolvimento deste trabalho de conclusão de curso, sempre me mantendo focado no trabalho, em equilíbrio com a vida e dedicado a entregar meu máximo potencial.
Ao meu orientador Mateus Schonardie, pela orientação, a qual foi fundamental para este trabalho, pela amizade, paciência e dedicação depositada neste trabalho
A Unijuí, por meio do Almoxarifado da Engenharia Elétrica, e a empresa Audio H, onde realizei meu estágio curricular, pelo auxílio na obtenção dos componentes eletrônicos utilizados neste trabalho.
Ao GAIC – Grupo de Automação Industrial e Controle e todos os professores e bolsistas envolvidos, pelo acesso a equipamentos que possibilitaram a realização deste trabalho. Além disso, agradecimento especial pela oportunidade de atuar como bolsista de Iniciação Científica nos projetos de pesquisa, foram cinco anos de experiências únicas, apoio e aprendizado.
“People think technology automatically gets better over time, actually it doesn't, technology only evolves if smart people work really hard to make it better”. Elon Musk
MAI, L. S. Conversor CC-CC Point of Load operando em 1 MHz utilizando GaNFET. 2017. Trabalho de Conclusão de Curso. Curso de Engenharia Elétrica, Universidade Regional do Noroeste do Estado do Rio Grande do Sul – UNIJUÍ, Ijuí, 2017.
Fontes de alimentação são utilizadas pela totalidade de dispositivos eletrônicos, sendo sua função fornecer energia com níveis de tensão e corrente adequadas para o correto funcionamento dos equipamentos. Para isso, em muitos casos, faz-se necessária a conversão desta energia a fim de adequá-la aos níveis desejados. Este trabalho de conclusão de curso apresenta o projeto e desenvolvimento de um conversor CC-CC rebaixador de tensão, operando com 1 MHz de frequência de chaveamento. A utilização desta frequência de chaveamento tem como intuito reduzir o tamanho físico do conversor. Para atingir esta frequência de operação, mantendo níveis aceitáveis de eficiência, são utilizados transistores GaNFET. O conversor atua no esquema Buck Síncrono e converte 12 V para 1 V suportando 30 A de corrente de saída. O controle é realizado pelo circuito integrado TPS53632 e são utilizados três circuitos integrados de estágio de potência LMG5200, ambos fabricados pela Texas Instruments. O circuito integrado LMG5200 conta com dois transistores GaN em arranjo Half-Bridge além de circuito de driver, estes, no mesmo encapsulamento. Os testes realizados com o conversor expressam uma eficiência de pico de 85%, reduzindo para 70% em carga máxima. Além do projeto do conversor, este trabalho aborda os efeitos da utilização de uma alta frequência de chaveamento, bem como, técnicas disponíveis para reduzir estes efeitos.
MAI, L. S. Conversor CC-CC Point of Load operando em 1 MHz utilizando GaNFET. 2017. Trabalho de Conclusão de Curso. Curso de Engenharia Elétrica, Universidade Regional do Noroeste do Estado do Rio Grande do Sul – UNIJUÍ, Ijuí, 2017.
Power supplies are used by all electronic devices, and their function is to provide energy with voltage and current levels suitable for the correct functioning of the equipment. For this, in many cases, it is necessary to convert this energy in order to adapt it to the desired levels. This course completion work presents the design and development of a DC-DC step-down converter, operating with 1 MHz switching frequency. The use of this switching frequency is intended to reduce the physical size of the device. To achieve this operating frequency, while maintaining acceptable levels of efficiency, GaNFET transistors are used. The converter acts on the Synchronous Buck scheme and converts 12 V to 1 V supporting 30 A of output current. The control is performed by the TPS53632 integrated circuit and three LMG5200 power stage integrated circuits are also used, both are manufactured by Texas Instruments. The LMG5200 integrated circuit has two GaN transistors in a Half-Bridge arrangement in addition to a driver circuit, these, in the same package. The tests performed with the converter demonstrates a peak efficiency of 85%, reducing to 70% at maximum load. In addition to the design of the converter, this work addresses the effects of using a high frequency switching, as well as techniques available to reduce these effects.
LISTA DE FIGURAS ... 10 LISTA DE TABELAS ... 10 LISTA DE SIGLAS ... 12 1 INTRODUÇÃO ... 14 1.1 MOTIVAÇÃO ... 15 1.2 JUSTIFICATIVA ... 15 1.3 OBJETIVOS ... 15 1.3.1 Objetivos específicos ... 16 1.4 ESTRUTURAÇÃO ... 16 2 REVISÃO BIBLIOGRÁFICA ... 17
2.1 PROJETO E FUNCIONAMENTO DE UM CONVERSOR CC-CC CHAVEADO. ... 17
2.2 CONVERSORES POINT OF LOAD ... 18
2.3 CONVERSOR BUCK ... 20
2.3.1 Modos de operação ... 21
2.3.2 Perdas no circuito ... 23
2.3.3 Conversor Buck Síncrono ... 24
2.4 GaNFET ... 26
2.4.1 Características de operação ... 26
2.4.2 Disponibilidade de GaNFETs no mercado ... 29
2.5 PROJETO DE PLACAS DE CIRCUITO IMPRESSO E INDUTÂNCIAS PARASITAS ... 30
2.5.1 Efeitos das indutâncias parasitas ... 30
2.5.2 Projeto da placa de circuito impresso para minimizar indutâncias parasitas.33 3 PROJETO DO CONVERSOR ... 37
3.4 ADEQUAÇÃO DO SINAL PWM ... 41
3.5 DCR SENSING ... 42
3.6 PLACA DE CIRCUITO IMPRESSO ... 44
4 RESULTADOS OBTIDOS ... 46
4.1 TENSÃO DE SAÍDA E SINAIS PWM ... 46
4.2 DETERMINAÇÃO DA FREQUÊNCIA DE CHAVEAMENTO ... 49
4.3 EFICIÊNCIA RESULTANTE ... 52
5 CONCLUSÃO ... 55
REFERÊNCIAS ... 57
Figura 1 - Comparativo razões cíclicas PWM ... 18
Figura 2 - Exemplo de conversor POL de dois estágios ... 20
Figura 3 - Conversor Buck ... 21
Figura 4 - Etapas de operação conversor Buck ... 22
Figura 5 - Modos de operação Contínuo e Descontínuo ... 23
Figura 6 - Conversor Buck Síncrono ... 25
Figura 7 - Sinal PWM adicional com deadtime ... 25
Figura 8 - Construção do transistor de GaN ... 27
Figura 9 - Comparativo MOSFET vertical e GaNFET horizontal ... 28
Figura 10 - Figura de mérito GaNFET e MOSFET 100V ... 29
Figura 11 - Encapsulamentos GaNFET EPC e TI LMG5200 ... 30
Figura 12 - Circuito conversor Buck Síncrono e principais Impedâncias Parasitas ... 31
Figura 13 - Efeito da Indutância Lloop nas perdas ... 32
Figura 14 - Comparativo entre modelo de layout de placa e Overshoot resultante ... 33
Figura 15 - Modelo horizontal ... 34
Figura 16 - Modelo vertical ... 35
Figura 17 - Modelo otimizado ... 36
Figura 18 - Circuito de adequação do PWM ... 42
Figura 19 - Malha de DCR sense ... 43
Figura 20 - Planilha de cálculo DCR sense ... 44
Figura 21 - Protótipo da Placa de circuito impresso. ... 45
Figura 22 - Protótipo finalizado. ... 45
Figura 23 - Tensão de Saída e PWM das 3 fases ... 47
Figura 24 - Formas de onda de tensão e corrente sobre carga... 48
Figura 25 - Deadtime resultante ... 49
Figura 26 - Pulsos de comando do Sinal PWM ... 50
Figura 27 - Duração do pulso PWM ... 51
Figura 28 – Exemplo de variação da frequência de chaveamento em função da carga ... 52
BGA Ball Grid Array - Matriz de Grade em Pontos.
CAD Desenho Assistido por Computador.
CA Corrente Alternada.
CC Corrente Contínua.
CCM Continuous Conduction Mode – Modo de Condução Contínua. CRM Critical Conduction Mode – Modo de Condução Critica.
DAC Digital-Analog Converter – Conversor Digital-Analógico.
DCM Discuntinuous Conduction Mode – Modo de Condução Discontínua DCR Direct Current Resistence – Resistência de Corrente Contínua. EMI Eletromagnetic Interference – Interferência Eletromagnética.
ESL Equivalent Series Inductance - Indutância Equivalente em Série.
ESR Equivalent Series Resistance - Resistência Equivalente em Série.
FOM Figure of Merit – Figura de Mérito. GaN Nitreto de Gálio.
GaNFET Gallium Nitride Field Effect Transistor - Transistor de Efeito de Campo de
Nitreto de Gálio.
IGBT Insulated Gate Bipolar Transistor - Transistor Bipolar de Porta Isolada.
LGA Line Grid Array - Matriz de Grade em Linha.
MOSFET Metal Oxide Semiconductor Field Effect Transistor - Transistor de Efeito
de Campo Metal - Óxido – Semicondutor.
NTC Negative Temperature Coefficient – Coeficiente de Temperatura
Negativo.
QFN Quad Flat no Leads – Quadrado Plano sem Pinos. Qg Capacitância Total de Gate.
RAM Random Access Memory - Memória de Acesso Aleatório.
RDSon Drain-Source on Resistance – Resistência entre Drain e Source.
RMS Root Mean Square – Valor Eficaz.
__________________________________________________________________________________________
1 INTRODUÇÃO
Fontes de alimentação são utilizadas pela totalidade de dispositivos eletrônicos. Sua função é fornecer energia com níveis de tensão e corrente adequadas para o correto funcionamento dos equipamentos. Para isso, em muitos casos, faz-se necessária a conversão desta energia a fim de adequá-la aos níveis desejados. Tal conversão, contudo, apresenta perdas, principalmente na forma de calor, além de necessitar de considerável espaço físico dos próprios conversores. Esta conversão pode ser realizada por fontes chaveadas ou lineares.
Atualmente, fontes chaveadas são as mais usuais, e normalmente operam em frequências não muito acima de 20 kHz, com o inconveniente de apresentarem os problemas anteriormente citados. Para reduzir o tamanho destas fontes, é necessário aumentar sua frequência de chaveamento. Isto reduz o tamanho dos componentes responsáveis por armazenar energia, como capacitores e indutores. Frequências mais elevadas, contudo, causam maiores perdas por chaveamento. (NOWAKOSKI; KING, 2006).
O presente trabalho apresenta a pesquisa e desenvolvimento de um conversor CC-CC projetado para converter 12 VCC para 1 VCC por meio da topologia Buck Síncrono. A proposta consiste em utilizar frequências de comutação elevadas, próximas a 1 MHz, bem como alternativas para contornar os problemas causados por tais frequências. A adoção de transistores fabricados em Nitreto de Gálio faz parte das medidas necessárias para este fim. Foi indispensável, também, realizar um estudo sobre técnicas de projeto de placas de circuito impresso, específicas para operar nesta condição. Este conversor trabalha de forma a atender cargas que operam com baixas tensões e correntes elevadas, sendo estes dispositivos muito comuns nas áreas de informática e telecomunicações, sendo indispensáveis para o funcionamento de processadores, memórias e circuito integrados auxiliares.
Este projeto de pesquisa segue as tendências referentes a circuitos de conversão de energia, almejando projetar e implementar um conversor Point of Load. Este tipo de conversor opera próximo à carga e todas as suas características de funcionamento são projetadas para atender esta carga específica. As vantagens do
___________________________________________________________________________ circuito aqui apresentado se estendem à eficiência energética e dimensões reduzidas, esperando-se uma eficiência de aproximadamente 90%.
1.1 MOTIVAÇÃO
A motivação para o desenvolvimento de fontes chaveadas de alta densidade energética surge da necessidade de utilização destas fontes no dia-a-dia da população e a conveniência de torna-las mais portáteis. Carregadores de celular tornaram-se dispositivos indispensáveis, tendo em vista a forma de vida digital adotada pela geração atual. Estes dispositivos apresentam dimensões compatíveis com sua finalidade e apresentam boa portabilidade, entretanto, conforme a potência da fonte aumenta, suas dimensões físicas também aumentam de forma expressiva. Fontes utilizadas no carregamento de notebooks são um exemplo, sua potência de saída já é mais elevada, em relação à um carregador de celular, podendo variar entre 60 W e 240 W. A utilização de tecnologias de chaveamento em alta frequência possibilitaria reduzir em até 4 vezes o volume destes dispositivos. Um carregador de notebook passaria a ocupar espaço aproximado de um carregador de celular.
1.2 JUSTIFICATIVA
A utilização de transistores de efeito de campo fabricados com Nitreto de Gálio (GaNFETs), tem como intuito reduzir as perdas por chaveamento em uma ordem de 10 vezes quando comparada à utilização de MOSFETs, permitindo aumentar a frequência de chaveamento e mantendo níveis de eficiência aceitáveis (EPC, 2011). A adoção desta tecnologia permite o desenvolvimento de produtos eletrônicos de menores dimensões e mais eficientes. Serão, portanto, economicamente mais acessíveis, práticos e economizarão energia, quando comparado às tecnologias atualmente empregadas na indústria. Protótipos já apresentados por diversos fabricantes comprovam que a elevação da frequência de operação resulta em fontes de alimentação com volumes geralmente quatro vezes menores que as tradicionais (SAGNERI, 2013).
1.3 OBJETIVOS
O objetivo deste trabalho é realizar o estudo e desenvolvimento de um protótipo de fonte chaveada CC-CC, operando em frequências próximas de 1MHz utilizando
__________________________________________________________________________________________ transistores de efeito de campo fabricados com Nitreto de Gálio (GaNFETs), a fim de produzir um protótipo de reduzidas dimensões físicas e alta eficiência energética. 1.3.1 Objetivos específicos
Revisar a bibliografia em conversores CC-CC rebaixadores de tensão; Revisar a bibliografia em efeitos da alta frequência em conversores
CC-CC;
Propor um projeto de conversor CC-CC operando em frequências próximas a 1 MHz;
Produzir um protótipo do conversor CC-CC;
Testar o conversor com carga a fim de validar as teorias e obter curva de eficiência e características de operação.
1.4 ESTRUTURAÇÃO
O conseguinte trabalho está estruturado de forma que:
No Capítulo 2 é apresentado a referências bibliográficas tidas como base para o desenvolvimento deste trabalho. São abordados temas como conversores chaveados, topologia Buck, conversores POL e características de funcionamento dos GaNFETs.
O Capítulo 3 aborda as etapas de projeto no desenvolvimento do conversor proposto. Apresentando o controlador escolhido e sua configuração, cálculos de reativos, adequações nos sinais de controle e sensoriamento.
No Capítulo 4 serão expostos os resultados obtidos em testes práticos do conversor proposto. Apresentando as formas de onda resultante do funcionamento, bem como, cálculo de eficiência e comprovação da frequência de chaveamento.
Por fim, o Capítulo 5, refere-se às conclusões obtidas acerca do desenvolvimento deste trabalho e da aplicação das tecnologias supracitadas, seguido das sugestões para trabalhos futuros.
___________________________________________________________________________
2 REVISÃO BIBLIOGRÁFICA
2.1 PROJETO E FUNCIONAMENTO DE UM CONVERSOR CC-CC CHAVEADO. Todos os circuitos eletrônicos requerem uma fonte de tensão contínua, com determinado grau de estabilização. Será necessário, contudo, realizar a conversão deste nível de tensão a fim de adequá-lo ao dispositivo eletrônico a ser utilizado, obedecendo as leis de conservação de energia. Conversores CC-CC, então, são utilizados para realizar a conversão de um nível de tensão em corrente contínua em outro nível, também em corrente contínua. Esta conversão se dá pela utilização de componentes que atuam como chaves, como Transistores NPN, MOSFET, IGBTs e mais recentemente os GaNFET, e elementos reativos utilizados para armazenar energia, sendo estes, indutores e capacitores.
São inúmeras as vantagens de um conversor chaveado quando comparado aos conversores lineares. Enquanto um conversor linear realiza a conversão dos níveis de tensão através da conversão da energia excedente em calor (efeito Joule), um conversor chaveado realiza a comutação da energia provida pela fonte, entregando ao dispositivo somente a quantidade de energia desejada. Por conta disso, a eficiência energética de um conversor chaveado é maior. Enquanto um conversor linear apresenta níveis de eficiência entre 25% e 50%, um conversor chaveado sustenta sua eficiência entre 65% e 98%. Outra vantagem dos conversores chaveados refere-se a sua densidade energética1. Normalmente, esta grandeza é mensurada em cm³/W. Enquanto conversores lineares apresentam densidade energética de 30cm³/W, um conversor chaveado será de apenas 8cm³/W, representando um volume aproximadamente quatro vezes menor, logo processará 4 vezes mais energia que um conversor linear utilizando o mesmo volume (MEHL, 2009).
Entretanto, características dinâmicas de um conversor chaveado e sua maior complexidade de projeto, quando comparadas às características e complexidade do conversor linear, contribuem para a redução da confiabilidade do dispositivo. A maioria das anomalias durante a operação destes dispositivos é atribuída à errônea utilização dos mesmos, para finalidades às quais não foram projetados. A falta de informações, ou mesmo características imprecisas descritas nos datasheets dos produtos,
__________________________________________________________________________________________ fornecidos pelo fabricante, também são fatores que contribuem para eventuais falhas (NASA, 2008).
As características dinâmicas do conversor são resultantes da comutação realizada pela chave (transistor), de forma a carregar e descarregar os elementos reativos do sistema. O controle desta comutação se dá pela utilização de sinais de comando, sendo o mais utilizado o sinal PWM (Pulse Width Modulation), ou, em português, modulação por largura de pulso. Esta técnica utiliza um sinal de dois níveis (alto e baixo) e controla o período de tempo em que o sinal apresentará nível alto. Este tempo em que o sinal terá nível alto, representado em porcentagem do período total do sinal, é denominado razão cíclica (Duty Cycle), como mostra a Figura 1. Quanto maior for a razão cíclica, maior tempo a chave do conversor estará acionada e também maior será a energia entregue à carga.
Figura 1 - Comparativo razões cíclicas PWM
Fonte: (GANTT, 2011). Adaptado.
2.2 CONVERSORES POINT OF LOAD
A utilização de conversores junto ao local da carga é uma técnica conhecida como Point of Load (POL). São usualmente utilizados para gerar tensões abaixo de 3,3 V CC em aplicações que demandam alta corrente e ótima regulação de tensão. De forma geral, o surgimento dos computadores pessoais impulsionou o emprego da topologia. Com a adoção das fontes de alimentação do tipo AT, e posteriormente ATX, para computadores pessoais, definiu-se que estas converteriam a tensão da rede para
___________________________________________________________________________ valores usualmente utilizados: 12 V, 5 V e 3,3 V. Diversos componentes eletrônicos, contudo, operam com tensões diferentes, muitas vezes abaixo da tensão de 3,3 V disponível pela fonte. Por conta disso, são utilizados conversores POL para gerar as tensões 1,0 V do VCore do processador, 1,35 V para as memórias RAM e 1,8 V para o chipset, além de diversas outras. Notebooks operam de forma semelhante, diferindo apenas pelo fato de utilizar apenas uma tensão básica proveniente da bateria, ou do carregador da mesma, e as demais tensões são geradas por conversores específicos para cada carga.
Por conta do baixo nível de tensão, torna-se inviável realizar a conversão da mesma em um ponto distante da carga, por conta das perdas que ocorreriam ao transportar esta energia até a localização do consumo. Outro fator negativo de realizar a conversão de energia distante da utilização, refere-se à alta impedância das trilhas, fator que irá dificultar a correta regulação da tensão. Além disso, para transportar elevados níveis de corrente serão necessárias trilhas com espessura consideravelmente maiores, ocupando mais espaço no projeto.
A técnica de conversão Point of Load apresenta-se como uma alternativa para superação dos impasses supracitados. Nesta configuração, uma fonte de alimentação com nível de tensão mais elevado será utilizada para alimentar diferentes pontos do equipamento, nos quais serão realizadas a conversão para os níveis de tensão desejados. Será imprescindível a utilização de dois ou mais estágios para realizar a conversão da energia. Isto garantirá menores perdas por conta da menor corrente para entregar o mesmo nível de potência. Outra característica importante desta tecnologia refere-se à propagação de ruído: como cada dispositivo está sendo alimentado por um conversor independente, é improvável que o ruído gerado por um dispositivo afete outros componentes do mesmo circuito (BILLINGS; MOREY, 2011). O primeiro estágio do conversor é responsável pela conversão da tensão CA da rede para o nível de tensão CC utilizado pelo barramento de distribuição. O segundo estágio refere-se ao Point of Load propriamente dito. É importante ressaltar que quando esta topologia é utilizada, se faz necessário um cuidadoso controle sobre a eficiência dos conversores de primeiro e segundo estágio. Por exemplo, se um conversor Point of Load Buck com eficiência de 95% for utilizado em conjunto a um primeiro estágio com eficiência de 75%, a eficiência total do dispositivo será de apenas
__________________________________________________________________________________________ 71% (BROWN, 2002). Um exemplo de conversor POL de dois estágios é mostrado na Figura 2.
Figura 2 - Exemplo de conversor POL de dois estágios
Em sistemas de telecomunicações, nos quais a tensão do barramento de alimentação dos dispositivos é 48 V CC, é possível a utilização de conversores Point of Load com apenas um estágio de conversão. Tais conversores, contudo, deverão utilizar a topologia Half-Bridge, que utiliza transformador rebaixador em seu circuito, a fim de manter um controle adequado sobre a tensão de saída. Caso a topologia Buck fosse implementada para esta utilização, a diferença entre a tensão de entrada e saída seria tamanha que a razão cíclica do conversor seria muito pequena. Por conta disso, seria mais complexo manter o correto controle sobre a tensão de saída, já que uma pequena variação da razão cíclica resultaria em uma grande variação da tensão de saída (TEXAS INSTRUMENTS, 2016a).
2.3 CONVERSOR BUCK
Entre as topologias de conversores CC-CC a mais clássica e conhecida delas é o conversor Buck. Esta topologia consiste em um circuito rebaixador de tensão não isolado. Normalmente empregados em barramentos de tensão CC mais baixos, em situações nas quais a diferença de tensão entre entrada e saída do conversor não é muito grande. Seu circuito básico é apresentado na Figura 3.
___________________________________________________________________________ Figura 3 - Conversor Buck
Fonte: Do autor
A fim de realizar a conversão da energia é necessário que o sistema apresente um comportamento dinâmico. Para isso, é utilizado um transistor, operando como chave, que irá comutar entre os estados ligado e desligado. Esta comutação entre os estados marca a alternância entre as duas etapas pertencentes ao processo de funcionamento deste circuito. O controle da alternância entre os estados é realizado por um sinal PWM, já apresentado anteriormente no item 2.1. O número de vezes em que este circuito completa seu ciclo de operação, em um segundo, dita a frequência de comutação, também conhecida como frequência de chaveamento.
2.3.1 Modos de operação
Existem dois modos de operação distintos referentes ao conversor Buck. Modo de Condução Contínua (CCM) e Modo de condução Descontínua (DCM). Estes diferem no modo como a corrente se comporta durante as etapas de operação.
Iniciando pelo Modo de Condução Contínua, a primeira etapa de operação acontece quando o transistor está acionado, isto é, em modo de condução. Como o transistor atua como chave, este será assim nomeado para explicação do funcionamento do circuito. Nesta etapa a corrente será conduzida pela chave e seguirá para o indutor, carregando o mesmo. Enquanto o indutor carrega, haverá uma diferença de potencial entre seus terminais que irá se contrapor à tensão da fonte, reduzindo a tensão presente no nó onde a carga está conectada. Se a chave sempre for aberta enquanto o indutor ainda estiver carregando, constantemente existirá uma queda de tensão e, portanto, a tensão entregue à carga também será menor que a tensão de entrada. A partir do momento que a chave abrir, inicia-se a segunda etapa de operação. Quando a chave é aberta, a corrente no indutor irá cair e isso provoca, no indutor, uma tensão induzida de polaridade oposta. Por conta da polaridade, a
Vin Vout
__________________________________________________________________________________________ tensão no indutor polariza diretamente o diodo, que passará a entrar em condução. A finalidade do diodo, portanto, é fornecer um caminho para a corrente na carga quando a chave estiver desligada, atuando como diodo de roda livre. A energia armazenada no indutor é entregue à carga e o então ciclo se reinicia (AHAMED, 2000). As etapas de operação do conversor Buck são mostradas na Figura 4.
Fonte: (CAMPONOGARA, 2015)
Quando a chave permanecer fechada por pouco tempo, ou, principalmente quando a indutor utilizado apresentar um valor reduzido, o conversor Buck poderá entrar no modo de operação descontínuo. Neste modo de operação, por conta dos motivos supracitados, a corrente no indutor cairá a zero e permanecerá neste patamar por um curto período de tempo antes da chave ser acionada novamente. Por conta desta característica da corrente, surge uma terceira etapa de operação. Nesta, a carga será suprida apenas pelo capacitor, descarregando-o. Neste modo de operação, contudo, as perdas por chaveamento são maiores, uma vez que o circuito precisa recarregar o capacitor a cada ciclo. É comum conversores Buck operarem em modo descontínuo quando ligados a uma baixa carga e mudarem seu modo de operação para contínuo quando a carga for aumentada. As formas de onda apresentadas pelos dois modos de operação do conversor são apresentas na Figura 5.
___________________________________________________________________________ Figura 5 - Modos de operação Contínuo e Descontínuo
Fonte: (GAUTAM, 2013). Adaptado.
2.3.2 Perdas no circuito
A diferença entre a energia total consumida pelo circuito e a energia provida à carga é caracterizada como perda. Refere-se à energia utilizada por subcircuitos auxiliares ao processo principal, além de perdas por efeito Joule e perdas de chaveamento.
Perdas por chaveamento são diretamente proporcionais à frequência de chaveamento e variam, também, por conta da carga aplicada, por conta da maior corrente circulando na chave no momento da comutação. São causadas pela capacitância de gate do MOSFET (Qg), capacitâncias parasitas e indutância do loop de potência entre o MOSFET e os capacitores de entrada do circuito. Para ameniza-las é necessária a utilização de transistores de efeito de campo que requeiram menores gastos energéticos para ativa-los, baixo Qg e cuidados no projeto da placa
__________________________________________________________________________________________ de circuito impresso, a fim de reduzir as impedâncias parasitas (MICROSEMI, 2013). Por conta do alto valor de capacitância de gate apresentado pelos MOSFETs, torna-se insustentável utiliza-los em circuitos comutados em alta frequência, uma vez que o aquecimento gerado pelo dispositivo, por conta das perdas de chaveamento, iria danificar o componente.
Já as perdas por condução, também variam conforme a carga presente no circuito. Desta forma, quanto maior for a corrente drenada do circuito, maiores serão as perdas por condução. Estas perdas são caracterizadas pela resistência inerente aos componentes constituintes do circuito, bem como a resistência apresentada pelas próprias trilhas da placa de circuito impresso. Entre os principais causadores destas perdas estão a resistência série do MOSFET (RDSon) e a resistência série do indutor (DCR). Quando uma corrente circular por estes dispositivos, por conta do efeito Joule, parte da energia perdida será convertida para calor. Em razão deste fenômeno, portanto, não somente o circuito apresentará baixa eficiência, mas também irá gerar calor. Para reduzir as perdas por condução é necessário projetar o conversor utilizando de componentes com baixos valores de resistência série, bem como, garantir que as espessuras das trilhas da placa de circuito impresso comportem a corrente a ser conduzida (MICROSEMI, 2013).
As perdas no diodo são as principais responsáveis por reduzir a eficiência do conversor, por usualmente passarem despercebidas pelo projetista. Estas fazem parte das perdas por condução, uma vez que variam conforme a corrente demandada pela carga. Ocorrem durante a segunda etapa de operação, quando o conversor utilizará o diodo como caminho para a corrente. As perdas se dão pela existência de uma diferença de potencial entre os terminais do diodo, normalmente de 0,3 V para diodos schottky, característica intrínseca ao dispositivo. A fim de reduzir este conjunto de perdas, é possível substituir o diodo por outro MOSFET que será, também, acionado por PWM. Este último PWM terá fase invertida em relação ao PWM de controle do MOSFET utilizado como chave já presente no circuito. A este circuito se dá o nome de Buck Síncrono e suas funcionalidades serão explicitadas no item seguinte.
2.3.3 Conversor Buck Síncrono
Com o intuito de aprimorar a eficiência energética do circuito conversor Buck, substitui-se o diodo de roda livre por um MOSFET. Este MOSFET, entretanto, precisa
___________________________________________________________________________ CONVERSOR CC-CC POINT OF LOAD OPERANDO EM 1 MHz UTILIZANDO GaNFET
ser controlado e para isso é necessário um sinal de PWM adicional. A fim de manter as características de funcionamento do circuito, este sinal complementar de PWM deverá apresentar uma inversão de fase quando comparado ao MOSFET de chaveamento. O esquemático da topologia Buck Síncrono é apresentado na Figura 6.
Figura 6 - Conversor Buck Síncrono
Fonte: Do autor
Por conta do tempo necessário para o MOSFET realizar a comutação entre conduzindo e bloqueando, no entanto, é necessário adicionar um tempo extra aos sinais de PWM entre o comando de bloquear o MOSFET, que atua como chave, e o comando de acionar o MOSFET que atua como retificador síncrono. Este tempo suplementar é chamado de deadtime e tem como função garantir que não irá ocorrer um curto circuito durante o funcionamento do conversor, como demonstra a Figura 7.
Figura 7 - Sinal PWM adicional com deadtime
Fonte: (MICROCHIP, 2012). Adaptado.
Vin Vout
PWM
Período
__________________________________________________________________________________________ A adoção desta topologia síncrona, todavia, não elimina as perdas do diodo. Embora sejam fortemente amenizadas pela utilização do MOSFET, a necessidade de utilizar o deadtime faz com que, durante este período, a condução da corrente se dê pelo diodo interno intrínseco ao MOSFET, gerando perdas. Por conta destas características, as perdas por deadtime são proporcionais, também, à frequência de chaveamento. A fim de controlar este conjunto de perdas, é necessário utilizar um valor mínimo possível de deadtime, assegurando-se sempre que este tempo é suficiente para evitar curto circuito que pode ocasionar falhas catastróficas.
2.4 GANFET
Como visto no item anterior, a utilização de transistores de efeito de campo MOSFET não é recomendada para operações em frequências na região dos mega-hertz (MHz). Isto ocorre por conta da alta energia necessária para realizar o acionamento do dispositivo, ocasionando altas perdas por chaveamento. A fim de contornar este problema, surge uma nova tecnologia de construção de transistores de efeito de campo. São os chamados GaNFETs, dispositivos para os quais o elemento semicondutor não mais é o silício, mas, sim, um composto de Nitreto de Gálio (GaN). 2.4.1 Características de operação
O modelo de operação de um transistor de GaN é bastante semelhante ao modo de operação do MOSFET. Uma tensão positiva aplicada ao Gate, em relação ao source, irá causar um efeito de campo que irá atrair elétrons, estes, irão completar um canal bidirecional entre drain e source. Quando esta tensão é removida, os elétrons se dispersam e uma região de depleção é formada, permitindo, assim, o bloqueio da corrente entre drain e source (EPC, 2011). Para a fabricação de transistores de GaN ainda é utilizado wafers de silício. O silício, em contrapartida, não mais fará parte do transistor e será utilizado apenas como substrato, dando suporte ao demais materiais durante o processo de fabricação. Na Figura 8 é mostrada uma vista lateral dos componentes constituintes de um transistor GaN.
___________________________________________________________________________ Figura 8 - Construção do transistor de GaN
Fonte: (EPC, 2011)
A fim de criar dispositivos com capacidade de bloqueio de tensões maiores, a distância entre os terminais drain e source é elevada. Em transistores MOSFET a resistência série do dispositivo (RDSon) é diretamente proporcional à distância entre drain e source. Nos transistores GaN, contudo, este aumento da resistência série não atinge a mesma magnitude em comparação ao MOSFET. Portando, o processo de fabricação utilizando GaN permite a criação de transistores com maior capacidade de bloqueio de tensão, mantendo a resistência série reduzida. Isto resultará em dispositivos menores, mais eficientes e com um coeficiente de temperatura igualmente menor (EPC, 2011).
Entre as vantagens apresentadas pelos GaNFETs, a que mais se destaca é a baixa perda por chaveamento. Esta característica permite que os transistores de GaN operem em frequências mais elevadas com menores perdas. As baixas perdas por chaveamento estão relacionadas a baixos valores de capacitâncias parasitas intrínsecas ao dispositivo. É necessário, então, um valor menor de energia para carregar a capacitância presente no contato do gate. Os menores valores de capacitâncias parasitas se dão pelo processo de fabricação do transistor de GaN, de forma lateral, uma vez que a corrente flui na horizontal do contato do drain até o source. Enquanto no MOSFET, o processo de produção realiza-se de forma vertical e o fluxo de corrente se dá neste mesmo sentido (UESUGI; KACHI, 2011). A comparação entre a forma vertical do MOSFET e a forma horizontal do GaNFET é mostrada na Figura 9.
__________________________________________________________________________________________ A última característica a ser descrita do transistor de GaN refere-se à região de junção P-N, entre os contatos de drain e soure, inerente ao dispositivo e conhecida como Body Diode. Enquanto que nos MOSFET este diodo está presente e é comumente utilizado em processos nos quais é necessário um diodo de roda livre, como por exemplo conversores Half-Bridge, nos transistores de GaN ele é inexistente. Contudo, os transistores de GaN são capazes de realizar a mesma função, mas de modo diferente. Pressupondo que a tensão entre gate e source é zero, existe uma ausência de elétrons abaixo da região do gate. No momento em que a tensão no contado do drain é reduzida, é criado um ponto de tensão positiva no gate do dispositivo, atraindo então elétrons para esta região. Quando houver elétrons suficientes, se formará um canal condutivo entre drain e source. A vantagem deste mecanismo é que o tempo de recuperação reversa2 será nulo. Embora a inexistência de tempo de recuperação reversa represente menores perdas para o dispositivo, os transistores de GaN devem carregar e descarregar o gate a cada ciclo, mesmo quando houver condução reversa de corrente (EPC, 2011).
Circuitos que utilizam transistores de GaN, então, devem ter a duração do deadtime otimizado para minimizar tais perdas. Por conta das reduzidas capacitâncias parasitas, o tempo necessário para o transistor de GaN entrar em condução, e, após, para voltar ao modo de bloqueio, é muito pequeno. Portanto, valores de deadtime usuais para estes dispositivos são menores que 10 ns, o que se traduz em menores perdas por condução em terceiro quadrante (EPC, 2011).
É habitual comparar transistores de efeito de campo utilizado a Figura de Mérito (FOM – Figure of Merit) RDSon x Qg, onde RDSon representa a resistência série do
2 Tempo necessário para um diodo mudar seu modo de operação de conduzindo para bloqueando corrente.
Figura 9 - Comparativo MOSFET vertical e GaNFET horizontal
ID
___________________________________________________________________________ dispositivo e Qg a capacitância total do gate que precisa ser carregada para acionar o dispositivo. Quanto menor este valor, mais eficiente será o dispositivo. A Figura 10 apresenta um comparativo entre FOM de um transistor GaN (EPC) e três modelos distintos de MOSFET.
2.4.2 Disponibilidade de GaNFETs no mercado
Atualmente os transistores de GaN mais comuns disponíveis no mercado são fabricados pela EPC (Eficient Power Conversion), disponíveis em variados níveis de tensão e corrente. A fim de manter as menores indutâncias parasitas possíveis, causadas pelo encapsulamento do dispositivo, a fabricante EPC adota os encapsulamentos BGA (Ball Grid Array) e LGA (Line Grid Array). Tais encapsulamento, entretanto, não cumprem as normas IPC-2221B e IEC 60950, referentes ao espaçamento mínimo entre pinos de alta e baixa tensão, sem a utilização de underfill. Esta técnica encarece e dificulta a produção de circuitos
Figura 10 - Figura de mérito GaNFET e MOSFET 100V
__________________________________________________________________________________________ impressos. Para contornar este problema, a Texas Instruments criou o módulo de potência LMG5200, componente que incorpora um par de GaNFET EPC em configuração Half-Bridge e um driver projetado especificamente para a utilização com este tipo de transistor (TEXAS INSTRUMENTS, 2016b). A Figura 11 mostra uma comparação entre encapsulamento utilizado pelo GaNFET fabricado pela EPC com o módulo de potência criado pela Texas Instruments, LMG5200 (imagem sem escala).
2.5 PROJETO DE PLACAS DE CIRCUITO IMPRESSO E INDUTÂNCIAS PARASITAS A operação de circuito elétricos em alta frequência resulta em grandes vantagens, da qual a principal é a possibilidade de reduzir o tamanho dos componentes reativos. Efeitos indesejados, que muitas vezes são desconsiderados, são maximizados a patamares que demandam uma maior atenção do projetista, a fim de evitar falhas de funcionamento. O principal resultado negativo que surge com a alta frequência são as indutâncias e capacitâncias parasitas, que podem gerar perdas de eficiência no circuito e overshoot3 nos sinais de controle e potência.
2.5.1 Efeitos das indutâncias parasitas
Primeiramente é necessário identificar quais são as principais indutâncias parasitas e como elas surgem. Basicamente, todos os componentes do conversor e as trilhas da placa de circuito impresso apresentam indutâncias parasitas. Duas
3 Em português, sobressinal.
Figura 11 - Encapsulamentos GaNFET EPC e TI LMG5200
___________________________________________________________________________ destas são as principais causadoras de efeitos negativos: Indutância de Modo Comum (Ls) e Indutância de Loop de Potência (Lloop). Como pode ser visto na Figura 12.
A indutância Ls é principalmente gerada pela indutância do encapsulamento utilizado pelo transistor de chaveamento, podendo ser MOSFET ou GaNFET. Componentes SMD (Surface Mounted Devices) que utilizam encapsulamentos QFN (Quad Flat no Leads)4, apresentam impedâncias parasitas reduzidas justamente pela ausência de pinos. O caminho que a corrente necessita percorrer para alcançar o interior do componente é, portanto, menor, resultando em menor impedância parasita. Por conta desta característica, se tornou comum a utilização deste tipo encapsulamento para componentes empregados em fontes chaveadas e outros circuitos que necessitam de impedâncias parasitas controladas. Altos valores de Ls (acima de 0,5 nH) são críticos à performance do conversor, visto que são responsáveis por impactar diretamente na velocidade de operação do mesmo (EPC, 2013).
4 Encapsulamentos que não utilizam pinos para fixar o componente à placa, mas pequenas superfícies
planas de contato direto.
Figura 12 - Circuito conversor Buck Síncrono e principais Impedâncias Parasitas
__________________________________________________________________________________________ Como a indutância Ls será pequena, por conta do tipo de encapsulamento, a indutância Lloop será o principal fator de risco na operação do conversor. Lloop é formada pelo loop de corrente entre o transistor de chaveamento e os capacitores de entrada do circuito. A alta variação de corrente nestes pontos, circulando pela indutância Lloop, causará uma diferença de potencial de polaridade inversa nos terminais da indutância parasita. Da mesma forma em que ocorre com o indutor do conversor Buck, esta tensão gerada nos terminais irá se opor a tensão de entrada. Neste caso, entretanto, esta ação irá gerar perdas de energia. A relação entre perdas e indutância Lloop é mostrada na Figura 13.
Outro efeito em decorrência da indutância Lloop, é o surgimento de overshoot no sinal de chaveamento dos transistores. Isto ocorre por conta da característica de operação do indutor de se opor a variações de corrente. Por conta disto, a fim de manter a corrente constante, o indutor irá forçar um aumento de tensão, causando o overshoot (EPC, 2014). A comparação entre o overshoot resultante para os layouts tradicionais e otimizado é mostrado na Figura 14.
Figura 13 - Efeito da Indutância Lloop nas perdas
___________________________________________________________________________ 2.5.2 Projeto da placa de circuito impresso para minimizar indutâncias parasitas.
A baixa indutância Ls é uma característica nativa do encapsulamento dos componentes utilizados. Por esta razão, para o projeto da placa de circuito impresso, somente será necessário garantir que a indutância Lloop seja também baixa. É imprescindível, assim, que o loop de corrente entre o transistor de chaveamento e os capacitores de entrada seja o menor possível. Para atender a esta solicitação, três modelos diferentes de disposição dos componentes podem ser utilizados: loop horizontal, loop vertical e loop otimizado, este último proposto pelo fabricante dos GaNFET.
Figura 14 - Comparativo entre modelo de layout de placa e Overshoot resultante
__________________________________________________________________________________________ No modelo loop horizontal, os capacitores de entrada são dispostos na mesma face da placa de circuito impresso em que os transistores de chaveamento se encontram. Com isso, a corrente do loop somente irá circular em uma das faces da placa. Entre suas vantagens, reside o fato da possibilidade de construção de placas com componentes presentes em apenas uma das faces. Por conta de a corrente circular apenas no plano horizontal, não há cancelamento do campo magnético gerado. O layout do modelo horizontal é apresentado na Figura 15
O modelo vertical, por sua vez, dispõe da utilização das duas faces externas da placa para colocação de componentes. Para este caso, o loop de corrente irá percorrer a placa no sentido vertical através da utilização de vias, como é mostrado na Figura 16. Por circular na vertical em ambos os sentidos, haverá cancelamento do campo magnético, reduzindo a impedância Lloop. A indutância Lloop, entretanto, será diretamente proporcional à espessura da placa, sendo preferível a utilização de placas com menos de um milímetro de espessura.
Figura 15 - Modelo horizontal
___________________________________________________________________________ Por fim, o modelo otimizado foi proposto pela EPC, fabricante dos transistores de GaNFET adotados neste trabalho, e que visa a minimização possível da indutância Lloop. Consiste em um misto entre os modelos horizontal e vertical que posiciona os transistores e capacitores na mesma face, mas realiza o loop de corrente de forma vertical. Desta forma é possível utilizar apenas uma face para a disposição dos componentes, mantendo-se a vantagem do auto cancelamento de campo magnético. Este modelo requer, no entanto, que a placa seja fabricada utilizando quatro camadas ou mais, o que implicará na elevação dos custos de fabricação, tornando-o recomendado somente em situações nas quais a eficiência energética do circuito seja de vital importância (EPC, 2014). O layout do modelo otimizado é apresentado na Figura 17.
Figura 16 - Modelo vertical
__________________________________________________________________________________________ Levando-se em conta as vantagens e desvantagens de cada modelo de layout de placa de circuito impresso, optou-se pela utilização do modelo vertical no protótipo a ser criado. O custo-benefício é o principal fator de escolha do modelo referenciado, uma vez que será possível confeccionar a placa utilizando apenas duas camadas, mantendo-se a capacidade de auto anulação do campo magnético e a utilização do modelo otimizado resultaria em um ganho de eficiência de apenas 1%.
Figura 17 - Modelo otimizado
___________________________________________________________________________
3 PROJETO DO CONVERSOR
Dentre os circuitos que necessitam de utilização de alimentação Point of Load os que mais se destacam por conta da corrente demandada são os processadores empregados em computadores. Estes dispositivos requerem uma tensão de alimentação, dependendo da tecnologia de semicondutores empregada, variando entre 5 V para processadores antigos, até valores menores que 1 V para o caso de processadores modernos embarcados em dispositivos portáteis. Para este trabalho, optou-se pela caracterização do conversor de modo que atenda aos requisitos de carga de um processador de notebook de baixo consumo. Portanto, a tensão de saída será configurada em 1 V enquanto que a corrente de saída será limitada em 30 A. Estes valores são suficientes para atender, por exemplo, um processador da família portátil de 25 W fabricados pela Intel®.
3.1 ESCOLHA DO CIRCUITO CONTROLADOR
A escolha do controlador se deu em função da frequência de chaveamento desenvolvida pelo componente, além de adequações aos níveis de tensão e corrente pré-estabelecidos. Outro fator importante a ser levado em consideração é a inexistência de embargos de propriedade intelectual, uma vez que, grande parcela destes dispositivos não conta com datasheet de acesso público.
O controlador escolhido foi o TPS53632 fabricado pela Texas Instruments. Este, opera em três fases no modo Interleaved, isto é, três braços conversores operando em modo defasado a fim de distribuir a corrente total igualmente entre as fases e reduzir a oscilação de tensão. A tensão de saída pode ser configurada dentro da faixa de 0,5 V a 1,5 V, sendo a configuração realizada via comandos I²C. A frequência de comutação pode ser configurada via resistores variando entre 300 kHz e 1 MHz, para este trabalho será utilizado 1 MHz. Duas funções importantes deste conversor e que demandam atenção na sua implementação são a malha de controle e sensoriamento de corrente.
A malha de controle tem como função principal manter a tensão de saída fixa no nível desejado, entretanto, também é responsável pela resposta do conversor a transientes. O método de controle deste dispositivo é denominado D-CAP+, uma metodologia proprietária do fabricante e baseada em uma tensão de referência selecionada digitalmente. Sua principal característica de controle é o esquema de
__________________________________________________________________________________________ frequência quasi-fixado. O estudo sobre a malha de controle será aprofundado no item 4.2.
Já o sensoriamento de corrente impactará diretamente na curva eficiência do conversor, uma vez que o controlador conta com funções de balanceamento de corrente entre as fases e acionar ou desativar fazes conforme a carga aplicada. Desta forma, em situações em que o conversor opera com baixa carga, o controlador desativa duas das três fases a fim de reduzir as perdas por chaveamento. Ao aplicar-se maior carga, o controlador acionará a aplicar-segunda e terceira faaplicar-se, respectivamente, em 10 % e 25 % da carga total. Por conta disso, é necessário que o circuito de aquisição de correntes das fases esteja operando corretamente e dentro dos limites de tolerância. Esta aquisição será realizada utilizando o próprio indutor como sensor de corrente, tal característica será melhor explicada no item 3.5.
3.2 ESCOLHA DOS GaNFETS
Por se tratar de uma tecnologia recente no mercado, não são componentes difundidos e, portanto, facilmente encontrados. Nos principais fornecedores de componentes globais (Digikey e Mouser) apenas duas fabricantes se destacam, EPC e Texas Instruments. Vale ressaltar que o componente oferecido pela Texas Instruments na verdade engloba dois GaNFETs fabricados pela EPC em conjunto com um driver de acionamento, isto tudo, no mesmo encapsulamento.
Atualmente, a fabricante Texas Instruments conta apenas com dois produtos no segmento de GaNFETs, o LMG5200 contanto com dois transistores projetado para tolerar 80 V e 10 A em half-bridge e o LMG3410 que apresenta apenas um transistor de 600 V e 12 A. Em contrapartida, a EPC oferece uma variada gama de componentes, tanto em relação a tensão quando a corrente suportada. Contudo, todos os produtos da EPC são comercializados em encapsulamentos do tipo BGA (Ball Grid Array), de forma que a pastilha contendo o componente é soldada diretamente à placa.
Para este trabalho optou-se pela utilização do LMG5200, por atender as necessidades apresentadas e, principalmente, por conta de o encapsulamento traduzir uma maior facilidade de implementação. A integração do driver de acionamento ao mesmo encapsulamento dos transistores também é uma vantagem, uma vez que as impedâncias parasitas resultantes serão menores. A utilização de um transistor de Nitreto de Gálio mostra suas vantagens ao analisar-se a resistência série
___________________________________________________________________________ do dispositivo de 15 mΩ, mas principalmente, o valor da capacitância total de gate ser apenas 3,8 nC. Valor aproximadamente 10 vezes menor quando comparado com MOSFETs tradicionais de mesma tensão e corrente.
3.3 CÁLCULO DOS COMPONENTES REATIVOS
O funcionamento de um conversor chaveado, como já apresentado no capítulo 2, ocorre em duas etapas, em que na primeira ocorre o carregamento dos componentes reativos, enquanto que durante a segunda etapa esta energia será consumida pela carga. Portanto, para o correto funcionamento do conversor deve-se projetar de forma adequada os elementos reativos do sistema. Este projeto, leva em consideração escolhas do projetista em relação à variação de corrente e tensão aceitáveis. Para este trabalho será fixada a variação de corrente em 30% da nominal enquanto que a variação de tensão aceitável será de apenas 1%.
Deve-se levar em conta o modo de operação interleaved do conversor, modo este em que se tem múltiplas fases operando de modo defasado entre si. Neste trabalho o conversor foi projetado com 3 fases defasadas em 120º, isto irá resultar em uma corrente média três vezes menor circulando por cada fase. Portanto, componentes como transistores e indutores apenas necessitam suportar um terço da corrente nominal do conversor. Também, por conta da defasagem entre fases, o ripple de corrente e tensão resultante apresentará frequência três vezes maior que a frequência de comutação e, por consequência, a capacitância de saída será reduzida em uma ordem de três vezes.
A indutância necessária por fase pode ser definida pela equação 1, nota-se que a corrente nominal de saída é dividida por três por conta do número de fases. Levando-se em consideração, indutância, corrente de saturação, resistência série DCR e frequência de auto ressonância duas décadas acima da frequência de comutação, o indutor escolhido foi o SLR1065-301KE fabricado pela Coilcraft (COILCRAFT, 2016). 𝐿 =(12𝑉 − 1𝑉) ∗ 1𝑉 1𝑀𝐻𝑧 ∗ 12𝑉 10𝐴 3 ∗ 30% ≅ 300𝑛𝐻 (1)
Em conversores que operam em frequências elevadas o a capacitância de entrada desempenha um papel muito importante na operação do mesmo. Será a
__________________________________________________________________________________________ distância entre o banco capacitivo de entrada e os transistores que ditará a impedância parasita do loop de potência. Os valores de resistência série e indutância parasita série presentes no capacitor também deve ser levada em consideração durante o projeto. A resistência série equivalente (ESR) irá interferir na capacidade do capacitor de entregar altos valores de corrente quando requisitado, enquanto que a indutância série equivalente (ESL) ditará a curva de resposta em frequência do capacitor, variando sua capacidade de filtrar determinadas faixas de frequências. Componentes SMD, naturalmente, apresentam baixos valores de ESL devido a inexistência de terminais, entre estes, os capacitores cerâmicos contêm, também, os menores valores de ESR em relação aos demais tipos de capacitores existentes no mercado.
O banco capacitivo de entrada deverá, então, suprir a demanda de corrente do conversor ao mesmo tempo em que deve ser capaz de filtrar os ruídos de alta frequência resultante da interferência eletromagnética causada pela operação do conversor. Desta forma, o banco capacitivo deve filtrar frequência desde a de comutação, 1 MHz, até ruídos de EMI acima de 100 MHz. Para isto, adotou-se um arranjo de capacitores de diferentes valores, iniciando em 100nF até 10 µF, visto que cada valor de capacitância apresenta uma diferente curva de reatância em função da frequência (XIE, 2016). A capacitância mínima necessária, por fase, para suprir a demanda de corrente é apresentada na equação 2, o valor total do banco capacitivo adotado foi de 11,1 µF (10+1+0,1 µF). 𝐶𝑖𝑛 =𝐼𝑝ℎ𝑎𝑠𝑒 ∗ 𝐷 ∗ (1 − 𝐷) 𝑓𝑆𝑊 ∗ ∆𝑉𝑖𝑛 = 10 ∗12 ∗ (1 −1 12)1 1𝑀𝐻𝑧 ∗ 12 ∗ 0,01 = 6,36µ𝐹 (2)
Já o banco capacitivo de saída, por outro lado, somente deverá manter a tensão de saída dentro dos limites de variação determinados no projeto, uma vez que não será realizado estudo de overshoot e undershoot deste conversor. A equação 3 determina a capacitância mínima necessária, por fase, para este fim.
𝐶𝑜𝑢𝑡 = 𝐼𝑃𝑃(𝑝ℎ𝑎𝑠𝑒) 8 ∗ 𝑓𝑆𝑊 ∗ ∆𝑉𝑜𝑢𝑡 =
3
8 ∗ 1𝑀𝐻𝑧 ∗ 1 ∗ 1%= 37,5µ𝐹
___________________________________________________________________________ 3.4 ADEQUAÇÃO DO SINAL PWM
O comando dos transistores de chaveamento é realizado a partir de sinais de comando provenientes do controlador, sendo estes sinais modulados por uma lógica baseada na largura dos pulsos, denominada PWM. O controlador TPS53632 conta com três saídas de PWM, direcionadas uma para cada fase do conversor interleaved. Contudo, o controlador opera sob a lógica do PWM tri-state, isto é, o sinal apresenta três níveis lógicos. Este esquema de controle é utilizado de forma a controlar ambas as chaves de um conversor síncrono utilizando apenas um sinal de comando. Quando o sinal de comando apresenta nível lógico alto, deve-se acionar o transistor chave, caso o sinal esteja em nível lógico baixo o transistor síncrono deverá ser acionado. Por fim, existe um terceiro nível lógico quando nenhum dos transistores deve ser acionado, denominado de tri-state, neste, o controlador coloca sua saída em alta impedância, podendo a saída, então, flutuar ou fixar-se a um nível médio de tensão. No caso do TPS53632, quando em estado de tri-state, a saída apresentará uma tensão de 1,7 V.
Esta característica de operação ocasiona uma incompatibilidade entre o controlador e o driver de acionamento dos GaNFETS, uma vez que este necessita de dois sinais independentes de controle, sendo um para cada transistor. Além disso, deve-se aplicar um tempo morto (deadtime) entre as mudanças de estado dos transistores, dando-lhes tempo suficiente para que o ocorra as transições sem que haja curto circuito entre as chaves.
Para a solução desta incompatibilidade, propõem-se o circuito da Figura 18. Este circuito será responsável pela decomposição do sinal de PWM tri-state em dois sinais de PWM complementares, além de adicionar o tempo morto entre estes. O funcionamento do circuito inicialmente ocorre pela utilização de schmitt triggers e um circuito RC para a adição do tempo morto. Este tempo pode ser calculado pela equação 4 (TEXAS INSTRUMENTS, 2014).
𝑇𝑑 = 0.7 ∗ 𝑅 ∗ 𝐶 (4)
Neste caso, o tempo morto foi calculado em 9 nS, valor acima do mínimo recomendado pelo fabricante dos GaNFETS como sendo 8 nS. A adição do circuito RC faz com que as bordas do sinal PWM se tornem arredondadas, ao contrário da onda quadrada desejada, por conta disso, são utilizados os schmitt-trigger para
__________________________________________________________________________________________ adicionar histerese ao sinal. Desta forma, é adicionado o tempo porto por meio da redução da largura de pulso ao mesmo tempo em que a forma de onda quadrada é mantida. São necessários ainda dois schmitt-triggers devido ao funcionamento de lógica inversora do dispositivo. Este schmitt-trigger, contudo, reconhece o nível de tensão de 1,7 V, do estado de tri-state, como nível lógico baixo, desta forma mantendo o PWM do transistor síncrono acionado. Para contornar este problema é empregado um comparador de tensão à entrada do circuito do PWM_L, este comparado foi configurado para que sua saída apenas apresente nível lógico alto no momento em que a tensão do PWM de entrada expresse níveis de tensão abaixo de 0,6 V. A utilização deste circuito resulta nos dois PWM complementares desejados e principalmente, compatíveis com a lógica de controle dos drivers embarcados aos GaNFETS.
Figura 18 - Circuito de adequação do PWM
3.5 DCR SENSING
Embora a função de um conversor de tensão seja de entregar uma determinada tensão em sua saída, muitas vezes, a malha de controle deste opera por meio do controle da corrente em conjunto com o feedback da tensão de saída. Para isto é necessário realizar a aquisição desta corrente por meio da sua conversão para um valor de tensão referenciado. Esta conversão normalmente é realizada pela utilização de uma resistência conhecida por Shunt. Ao circular uma corrente por uma resistência de valor conhecido irá se obter uma diferença de potencial entre seus terminais que estará em função da corrente e deste valor de resistência. Desta forma, surgem duas formas de realizar o sensoriamento da corrente, a utilização de uma resistência
___________________________________________________________________________ específica para este fim, ou, fazer o uso da própria resistência série apresentada pelo indutor, técnica conhecida como DCR sensing (MOZIPO, 2011).
A utilização de DCR sensing é vantajoso por conta do baixo custo, uma vez que não é necessário adicionar um componente específico para este fim, além de apresentar maior eficiência visto que é uma resistência a menos no circuito causando perdas por efeito Joule. Esta técnica, contudo, apesenta uma deficiência de precisão, uma vez que a resistência série do indutor varia em função da temperatura (MOZIPO 2011). Não somente esta leitura de corrente é utilizada pela malha de controle, o controlador escolhido desempenha a função de balanceamento de corrente entre as fases. Portanto, além de aquisições precisas, é necessário que o erro, comparando as aquisições das três fases, seja mínimo.
Para compensar esta variação é possível utilizar uma malha resistiva tendo como base um termistor de coeficiente negativo (NTC). Este componente reduz sua resistência em função inversa à temperatura ao utiliza-lo juntamente a uma malha de componentes, Figura 19, pode-se linearizar a resistência resultante para uma determinada faixa de temperatura.
Figura 19 - Malha de DCR sense
A Texas Instruments, fabricante do controlador utilizado, disponibiliza uma planilha para realização do cálculo dos componentes desta malha de forma automatizada. Esta planilha realiza uma série de iterações de cálculo com o intuito de determinar qual conjunto de componentes irá traduzir em uma melhor linearização da resistência resultante, expondo também, a curva de proteção de sobre corrente real
__________________________________________________________________________________________ resultante da linearização, em comparação com o valor de proteção pré-determinado. A planilha de cálculo utilizada é apresentada na Figura 20.
Figura 20 - Planilha de cálculo DCR sense
3.6 PLACA DE CIRCUITO IMPRESSO
Uma vez realizado os cálculos de projeto, o próximo passo é o desenvolvimento da placa de circuito impresso do protótipo. Os esquemáticos que compreendem as funcionalidades do circuito são apresentados no Apêndice A.
O desenho da placa do protótipo foi realizado com auxílio do software CAD Eagle, em duas camadas. A decisão de utilização de apenas duas camadas neste trabalho, ao invés de quatro, foi baseada na análise de custo-benefício, uma vez que a confecção da mesma em quatro camadas encareceria o projeto e a única vantagem seria o pequeno aumento de eficiência, conforme exposto no capítulo 2. A confecção das placas foi realizada pela empresa OSH Park, sediada nos Estados Unidos. Esta escolha, além de ser baseada no custo-benefício, se deu por conta das características técnicas demandadas pelo projeto. A placa foi fabricada em matriz de fibra de vidro com apenas 0,8 mm de espessura a fim de reduzir o loop de potência, e consequentemente, as impedâncias parasitas. Também foi necessária a adoção de matriz com duas onças de cobre (2oz/in²), isto é, a espessura do cobre aplicado à placa é o dobro em relação a placas tradicionais. Esta característica foi necessária
___________________________________________________________________________ por conta do alto valor de corrente de saída, uma maior quantidade de cobre empregado na condução desta corrente resultará em menores perdas por efeito Joule. O resultado final da fabricação é apresentado na Figura 21, enquanto que o protótipo finalizado, já com a soldagem dos componentes, é apresentado na Figura 22.
Figura 21 - Protótipo da Placa de circuito impresso.
Figura 22 - Protótipo finalizado. Fonte: Do autor
__________________________________________________________________________________________
4 RESULTADOS OBTIDOS
Neste capitulo serão apresentados os resultados obtidos nos testes práticos do conversor desenvolvido. Serão expostas as formas de onda resultante bem como o cálculo de eficiência, além disso, será demonstrada a comprovação da frequência de chaveamento desenvolvida pelo conversor. Para tais testes, foi utilizado o osciloscópio Keysight DSOS204A de 2 GHz de banda passante, a fim de realizar a aquisição de tensão e corrente de entrada e saída do conversor. Para a leitura de tensão foram utilizadas as ponteiras originais que acompanham o osciloscópio, enquanto que para a aquisição de corrente de entrada foi utilizada a ponteira de corrente Agilent 1146A que suporta 70 A RMS. Adicionalmente, para a leitura da corrente de saída, utilizou-se a ponteira de corrente Keysight N2893A, com suporte para até 15 A RMS sem saturação.
4.1 TENSÃO DE SAÍDA E SINAIS PWM
Os resultados obtidos por testes com carga comprovam o correto funcionamento do conversor proposto, uma vez que o mesmo é capaz de converter a tensão para níveis desejados e é capaz de entregar a corrente projetada. Na Figura 23 é apresentada a forma de onda da tensão de saída e o PWM presente nos transistores de chaveamento. Percebe-se a tensão de saída corretamente regulada em 1 V, enquanto que o chaveamento das três fases ocorre de forma intercalada, de forma que cada fase opera por 1/3 do período.
___________________________________________________________________________ Figura 23 - Tensão de Saída e PWM das 3 fases
A Figura 24 apresenta de forma mais detalhada o comportamento do conversor sobre carga máxima. Nesta figura, percebe-se uma queda da tensão de saída quando operando em carga máxima ao comparar-se à tensão de saída sem carga. Esta redução, contudo, representa apenas 7,5% da tensão nominal (redução de 994 mV para 918 mV), sendo causada pela função integrada ao controlador denominada droop. Esta função de droop ocorre para evitar o surgimento de overshoot além de valores toleráveis pela carga. Por determinação da fabricante de processadores Intel, este valor de queda não deverá ultrapassar 8% em relação ao valor nominal de tensão, portanto, 7,5% de queda de tensão é aceitável para esta aplicação. Desta figura também é possível extrair o ripple de tensão, causado pela ação dinâmica de chaveamento do conversor. A variação de tensão é calculada pela equação 5.
∆𝑉 =𝑉𝑚𝑎𝑥 − 𝑉𝑚𝑖𝑛
𝑉𝑚𝑎𝑥 ∗ 100% = 0,78%
(5) Fonte: Do autor
