Arquitectura de Computadores

Arquitectura de Computadores

Sistema de Mem´

oria (6.8 e 13.1)

Jos´

e Monteiro

Licenciatura em Engenharia Inform´

atica e de Computadores

Departamento de Engenharia Inform´

atica (DEI)

Instituto Superior T´

ecnico

Sum´

ario da Aula

mem´

oria prim´

aria

ciclo de acesso

mem´

oria est´

atica

mem´

oria dinˆ

amica

planos de mem´

oria

mapas de mem´

oria

hierarquia de mem´

oria

Organiza¸c˜

ao Geral de um Computador

Processador

Memória

Interface

Periférico

Barramento de dados

Barramento de endereços

Barramento de controlo

Interface

Interface

Periférico

Periférico

. . .

Circuito de Mem´

oria

m bits p palavras . . .

n

2 x m bits

n

m

ADDR

Dados

Mem Read

Mem Enable

Endereços

CS

R/W

DATA

RAM – Random Access Memory

Circuito de Mem´

oria

m bits p palavras . . .

_n

2 x m bits

n

m

ADDR

Dados

Mem Read

Mem Enable

Endereços

CS

R/W

DATA

Acesso `

a Mem´

oria: Leitura

10ns

Endereços

Relógio

Mem Enable

Read / Write

T1

T2

T3

T0

T1

Tempo de acesso = 25 ns

Válidos

Dados

Endereços válidos

Acesso `

a Mem´

oria: Escrita

10ns

Endereços

Relógio

Mem Enable

Read / Write

T1

T2

T3

T0

T1

Tempo de acesso = 25 ns

Dados

Endereços válidos

Dados

Mem´

oria Est´

atica

C´

elula b´

asica de um circuito de mem´

oria est´

atica RAM:

Descodificador

de coluna

D

Q

Q

Dados

R/W

Descodificador

de linha

c

p1 p2 c D Q Q

Mem´

oria Est´

atica

C´

elula b´

asica de um circuito de mem´

oria est´

atica RAM:

Descodificador

de coluna

D

Q

Q

Dados

R/W

Descodificador

de linha

c

p1 p2 c D Q Q

Circuito de Mem´

oria Est´

atica

D Q Q D Q Q D Q Q D Q Q D Q Q Q Q D Q Q D Q Q D Q Q Q Q D Q Q D Q Q D Q Q Q Q D Q Q D Q Q 0 1 2 3 2 D D D Endereços (metade baixa) Descodificador 1 0 2 3 2 R/W Dados 1 Endereços (metade alta) CS En D e s c o d i f i c a d o r c c c c c c c c c c c c c c c c

Mem´

oria Dinˆ

amica

C´

elula b´

asica de um circuito de mem´

oria est´

atica DRAM:

Descodificador

de coluna

Dados

Descodificador

de linha

C

Hardware necess´

ario por bit:

Est´

atica

20 trans´ıstores

Dinˆ

amica

5 trans´ıstores

Mem´

oria Dinˆ

amica

C´

elula b´

asica de um circuito de mem´

oria est´

atica DRAM:

Descodificador

de coluna

Dados

Descodificador

de linha

C

Hardware necess´

ario por bit:

Est´

atica

20 trans´ıstores

Dinˆ

amica

5 trans´ıstores

Planos de Mem´

oria

Utilizando circuitos de mem´

oria:

n

2 x m bits

n

m ADDR Dados Mem Read Mem Enable Endereços CS R/W DATA

Como construir uma mem´

oria com o dobro da largura da palavra

guardada, isto ´

e, uma mem´

oria com 2

n

× 2m bits?

Plano de Mem´

oria com o Dobro da Largura

n

Dm−1

D2m−1

n

2m

n

n

2 x m bits

2 x m bits

A n−1−A0

A n−1−A0

−Dm

−D

0

2 x 2m bits

m

m

DATA

ADDR

ADDR

Endereços

Dados

Mem Enable

Mem Read

CS

R/W

CS

R/W

DATA

Planos de Mem´

oria

Utilizando circuitos de mem´

oria:

n

2 x m bits

n

m ADDR Dados Mem Read Mem Enable Endereços CS R/W DATA

Como construir uma mem´

oria com o dobro do espa¸

co de endere¸

camento,

isto ´

e, uma mem´

oria com 2

n+1

× m bits?

Plano de Mem´

oria com o Dobro dos Endere¸cos

−A0

n−1

2 x m bits

n+1

n

A

2 x m bits

n

2 x m bits

n

Mem Enable

n

m

A

DATA

CS

CS

R/W

R/W

Endereços

Dados

ADDR

ADDR

DATA

Mem Read

Plano de Mem´

oria Gen´

erico

Exemplo: projectar um plano de mem´

oria de 64k palavras de 16 bits cada, utilizando

circuitos de mem´

oria de 16k octetos.

16k x 8 bits 16k x 8 bits 16k x 8 bits 16k x 8 bits 16k x 8 bits 16k x 8 bits 16k x 8 bits 64k x 16 bits 16k x 8 bits 8 A15A14 CS R/W CS R/W CS R/W CS R/W CS R/W CS R/W CS R/W CS R/W 8 Descodificador DATA ADDR DATA ADDR DATA ADDR DATA ADDR DATA ADDR ADDR DATA DATA ADDR DATA ADDR 14 Mem Enable

A13−A0 D15−D8 Mem Read D7−D0

1 23

S0 S1 EN

Plano de Mem´

oria Gen´

erico

Exemplo: projectar um plano de mem´

oria de 64k palavras de 16 bits cada, utilizando

circuitos de mem´

oria de 16k octetos.

16k x 8 bits 16k x 8 bits 16k x 8 bits 16k x 8 bits 16k x 8 bits 16k x 8 bits 16k x 8 bits 64k x 16 bits 16k x 8 bits 8 A15A14 CS R/W CS R/W CS R/W CS R/W CS R/W CS R/W CS R/W CS R/W 8 Descodificador DATA ADDR DATA ADDR DATA ADDR DATA ADDR DATA ADDR ADDR DATA DATA ADDR DATA ADDR 14 Mem Enable

A13−A0 D15−D8 Mem Read D7−D0

1 23

S0 S1 EN

0

Mapas de Mem´

oria

Muitas vezes nem todo o espa¸

co de endere¸

camento est´

a preenchido.

Exemplo: processador com 20 bits de endere¸

co, portanto com um espa¸

co de

endere¸

camento de 2

20

=1M, e apenas um circuito de mem´

oria 64k instalado.

EFFFFh

F0000h

FFFFFh

00000h

RAM

64k x 8 bits A19 A18 A17 A16 A15−A0 ADDR 16 CS Mem Enable R/W Mem Read Endereços 20 Dados 8 DATA UCP

Mapas de Mem´

oria

Muitas vezes nem todo o espa¸

co de endere¸

camento est´

a preenchido.

Exemplo: processador com 20 bits de endere¸

co, portanto com um espa¸

co de

endere¸

camento de 2

20

=1M, e apenas um circuito de mem´

oria 64k instalado.

EFFFFh

F0000h

FFFFFh

00000h

RAM

64k x 8 bits A19 A18 A17 A16 A15−A0 ADDR 16 CS Mem Enable R/W Mem Read Endereços 20 Dados 8 DATA UCP

Mapas de Mem´

oria

Muitas vezes, o espa¸

co de mem´

oria est´

a fragmentado e/ou utiliza diferentes tipos de

mem´

orias.

00000h

07FFFh

10000h

1FFFFh

F0000h

FFFFFh

ROM

...

RAM

...

RAM

UCP Mem Read RAM RAM ROM CS R/W A15 EN CS Mem Enable CS R/W Descodificador DATA ADDR DATA ADDR DATA ADDR Dados 20 Endereços 4 8 8 16 16 8 16 15 8 1 15

.

.

.

0 A15−A0 A19−A16

Mapas de Mem´

oria

Muitas vezes, o espa¸

co de mem´

oria est´

a fragmentado e/ou utiliza diferentes tipos de

mem´

orias.

00000h

07FFFh

10000h

1FFFFh

F0000h

FFFFFh

ROM

...

RAM

...

RAM

UCP Mem Read RAM RAM ROM CS R/W A15 EN CS Mem Enable CS R/W Descodificador DATA ADDR DATA ADDR DATA ADDR Dados 20 Endereços 4 8 8 16 16 8 16 15 8 1 15

.

.

.

0 A15−A0 A19−A16