Arquitectura de Computadores
(ACom)
MEAer
Acetatos das Aulas Te´
oricas
Vers˜ao 4.0 - Portuguˆes
Aula N
o
20:
T´
ıtulo:
Sistema de Mem´oria
Sum´
ario:
Mem´oria prim´aria (ciclo de acesso, mem´oria est´atica, mem´oria
dinˆamica, planos de mem´oria, mapas de mem´oria); Hierarquia
de mem´oria.
Sistema de Mem´
oria
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 1 / 40
Arquitectura de Computadores
(ACom)
Aula Anterior
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula
Na aula anterior...
Pipelining: Problemas de Implementa¸c˜ao
◮
instru¸c˜oes multi-ciclo
◮
superpipelining
Road Map
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 3 / 40
Planeamento
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula
Planeamento
Semana Teórica 1 Teórica 2 Problemas (P) / Laboratório (L)
16-fev a 20-fev CARNAVAL Apresentação da cadeira; Introdução P0: Revisões SD
23-fev a 27-fev L1: Modos de endereçamento
02-mar a 06-mar Operações lógicas e aritméticas ISA do P3 P1: Assembly do P3
09-mar a 13-mar L2: Instruções Aritméticas e Salto
16-mar a 20-mar Técnicas de programação em Assembly Geração do código objecto. L3: Rotinas; Passagem parâmetros 23-mar a 27-mar Estrutura de um processador Unidade de processamento
30-mar a 03-abr Unidade de controlo PÁSCOA PÁSCOA
06-abr a 10-abr PÁSCOA L4: IO; Interrupções
13-abr a 17-abr Organização interna do P3: circuito de controlo Organização interna do P3: microprogramação P3: Micro-programação
20-abr a 24-abr L5: Micro-programação
27-abr a 01-mai Dependências dados e de controlo; Conflitos L6: Arduino Instruções Assembly; Operandos e modos de
endereçamento; Processador P3
Operandos; Pilha; Instruções de acesso à memória; Codificação das instruções.
Periféricos do P3; Interrupções e contagem do tempo no P3
Tradução de linguagem de alto nível para Assembly
P2: Interrupções; Codificação de Instruções
Controlo microprogramado; Organização interna do P3: circuito de dados
Família Intel x86; Arquitecturas de processadores em pipeline
Arquitecturas de processadores em pipeline; Dependências Tópicos avançados de arquitectura de
Sum´
ario
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 5 / 40
Hoje:
Mem´oria prim´aria
◮
Ciclo de acesso
◮
Mem´oria est´atica
◮
Mem´oria dinˆamica
◮
Planos de mem´oria
◮
Mapas de mem´oria
Hierarquia de mem´oria
Bibliografia:
•
Sec¸c˜oes 6.8 e 13.1
Sistema de Mem´
oria
Sistema de Mem´oria
Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula
Organiza¸c˜
ao Geral de um Computador
Sistema de Mem´oria
Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 7 / 40
Processador
Memória
Interface
Periférico
Barramento de dados
Barramento de endereços
Barramento de controlo
Interface
Interface
Periférico
Periférico
. . .
Circuito de Mem´
oria
Sistema de Mem´oria
Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula m bits p palavras . . .
Circuito de Mem´
oria
Sistema de Mem´oria
Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 8 / 40
m bits p palavras . . .
m
n
2 x m bits
n
CS
R/W
DATA
ADDR
Dados
Mem Read
Mem Enable
Endereços
RAM – Random Access Memory
Acesso `
a Mem´
oria: Leitura
Sistema de Mem´oria
Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula
10ns
Relógio
Mem Enable
T1
T2
T3
T0
T1
Acesso `
a Mem´
oria: Escrita
Sistema de Mem´oria
Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 10 / 40
10ns
Endereços
Relógio
Mem Enable
Read / Write
T1
T2
T3
T0
T1
Tempo de acesso = 25 ns
Dados
Endereços válidos
Dados
Circuitos de Mem´
oria
Sistema de Mem´oriaCircuitos de Mem´oria
Planos de Mem´oria Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula
Mem´
oria Est´
atica
Sistema de Mem´oria
Circuitos de Mem´oria
Planos de Mem´oria Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 12 / 40
C´elula b´asica de um circuito de mem´oria est´atica RAM:
Descodificador
de coluna
D
Q
Q
Dados
R/W
Descodificador
de linha
c
Mem´
oria Est´
atica
Sistema de Mem´oria
Circuitos de Mem´oria
Planos de Mem´oria Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula
C´elula b´asica de um circuito de mem´oria est´atica RAM:
Descodificador
D
Q
Q
Dados
Descodificador
de linha
c
Circuito de Mem´
oria Est´
atica
Sistema de Mem´oria
Circuitos de Mem´oria
Planos de Mem´oria Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 13 / 40
D Q Q D Q Q D Q Q D Q Q D Q Q Q Q D Q Q D Q Q D Q Q Q Q D Q Q D Q Q D Q Q Q Q D Q Q D Q Q 0 1 2 3 2 D D D Endereços (metade baixa) Descodificador 1 0 2 3 2 R/W Dados 1 Endereços (metade alta) CS En D e s c o d i f i c a d o r c c c c c c c c c c c c c c c c
Mem´
oria Dinˆ
amica
Sistema de Mem´oria
Circuitos de Mem´oria
Planos de Mem´oria Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula
C´elula b´asica de um circuito de mem´oria dinˆamica (DRAM):
Descodificador
de coluna
Dados
Descodificador
de linha
C
Mem´
oria Dinˆ
amica
Sistema de Mem´oria
Circuitos de Mem´oria
Planos de Mem´oria Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 14 / 40
C´elula b´asica de um circuito de mem´oria dinˆamica (DRAM):
Descodificador
de coluna
Dados
Descodificador
de linha
C
Mem´orias est´aticas vs dinˆamicas - requisitos de hardare:
◮
Est´atica - 20 trans´ıstores/bit
◮
Dinˆamica - 5 trans´ıstores/bit
Mem´
orias est´
aticas vs dinˆ
amicas
Sistema de Mem´oria
Circuitos de Mem´oria
Planos de Mem´oria Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula
E poss´ıvel fabricar mem´
´
orias dinˆ
amicas de maior
capacidade e com um custo mais reduzido do que mem´orias
est´aticas.
Mem´
orias est´
aticas vs dinˆ
amicas
Sistema de Mem´oria
Circuitos de Mem´oria
Planos de Mem´oria Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 15 / 40
E poss´ıvel fabricar mem´
´
orias dinˆ
amicas de maior
capacidade e com um custo mais reduzido do que mem´orias
est´aticas.
Problemas:
Mem´
orias est´
aticas vs dinˆ
amicas
Sistema de Mem´oria
Circuitos de Mem´oria
Planos de Mem´oria Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula
E poss´ıvel fabricar mem´
´
orias dinˆ
amicas de maior
capacidade e com um custo mais reduzido do que mem´orias
est´aticas.
Problemas:
◮
Os condensadores tˆem perdas: a carga armazenada
vai-se perdendo!
Mem´
orias est´
aticas vs dinˆ
amicas
Sistema de Mem´oria
Circuitos de Mem´oria
Planos de Mem´oria Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 15 / 40
E poss´ıvel fabricar mem´
´
orias dinˆ
amicas de maior
capacidade e com um custo mais reduzido do que mem´orias
est´aticas.
Problemas:
◮
Os condensadores tˆem perdas: a carga armazenada
vai-se perdendo!
↓
- A mem´oria tem de ser refrescada periodicamente:
percorre todas as posi¸c˜oes de mem´oria e re-escreve o
valor l´a guardado com uma periodicidade
≈ 100ms
Mem´
orias est´
aticas vs dinˆ
amicas
Sistema de Mem´oria
Circuitos de Mem´oria
Planos de Mem´oria Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula
E poss´ıvel fabricar mem´
´
orias dinˆ
amicas de maior
capacidade e com um custo mais reduzido do que mem´orias
est´aticas.
Mem´
orias est´
aticas vs dinˆ
amicas
Sistema de Mem´oria
Circuitos de Mem´oria
Planos de Mem´oria Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 16 / 40
E poss´ıvel fabricar mem´
´
orias dinˆ
amicas de maior
capacidade e com um custo mais reduzido do que mem´orias
est´aticas.
Problemas:
◮
A opera¸c˜ao de leitura ´e destrutiva: parte da carga
el´ectrica do condensador ´e perdida pela porta de
passagem
Mem´
orias est´
aticas vs dinˆ
amicas
Sistema de Mem´oria
Circuitos de Mem´oria
Planos de Mem´oria Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula
E poss´ıvel fabricar mem´
´
orias dinˆ
amicas de maior
capacidade e com um custo mais reduzido do que mem´orias
est´aticas.
Problemas:
◮
A opera¸c˜ao de leitura ´e destrutiva: parte da carga
el´ectrica do condensador ´e perdida pela porta de
passagem
↓
- Ap´os cada opera¸c˜ao de leitura ´e automaticamente
desencadeada uma opera¸c˜ao de escrita, de modo a repor
o valor l´ogico nessa posi¸c˜ao de mem´oria
Mem´
orias est´
aticas vs dinˆ
amicas
Sistema de Mem´oria
Circuitos de Mem´oria
Planos de Mem´oria Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 17 / 40
E poss´ıvel fabricar mem´
´
orias dinˆ
amicas de maior
capacidade e com um custo mais reduzido do que mem´orias
est´aticas.
Problemas:
Mem´
orias est´
aticas vs dinˆ
amicas
Sistema de Mem´oria
Circuitos de Mem´oria
Planos de Mem´oria Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula
E poss´ıvel fabricar mem´
´
orias dinˆ
amicas de maior
capacidade e com um custo mais reduzido do que mem´orias
est´aticas.
Problemas:
◮
Menor desempenho: cerca de 10 vezes mais lentas do
que as mem´orias est´aticas
Mem´
orias est´
aticas vs dinˆ
amicas
Sistema de Mem´oria
Circuitos de Mem´oria
Planos de Mem´oria Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 17 / 40
E poss´ıvel fabricar mem´
´
orias dinˆ
amicas de maior
capacidade e com um custo mais reduzido do que mem´orias
est´aticas.
Problemas:
◮
Menor desempenho: cerca de 10 vezes mais lentas do
que as mem´orias est´aticas
Mas...
◮
Muito mais baratas do que as mem´orias est´aticas!
Mem´
orias est´
aticas vs dinˆ
amicas
Sistema de Mem´oria
Circuitos de Mem´oria
Planos de Mem´oria Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula
E poss´ıvel fabricar mem´
´
orias dinˆ
amicas de maior
capacidade e com um custo mais reduzido do que mem´orias
est´aticas.
Problemas:
◮
Menor desempenho: cerca de 10 vezes mais lentas do
que as mem´orias est´aticas
Mas...
◮
Muito mais baratas do que as mem´orias est´aticas!
↓
- Usadas como mem´oria prim´aria na maioria dos
computadores
Planos de Mem´
oria
Sistema de Mem´oriaCircuitos de Mem´oria
Planos de Mem´oria
Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 18 / 40
Planos de Mem´
oria
Sistema de Mem´oria Circuitos de Mem´oria
Planos de Mem´oria
Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula
Utilizando circuitos de mem´oria:
m
2 x m bits
n
CS
R/W
DATA
Dados
Mem Read
Mem Enable
Plano de Mem´
oria com o Dobro da Largura
Sistema de Mem´oria Circuitos de Mem´oria
Planos de Mem´oria
Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 20 / 40
Mem´oria com 2
n
× 2m bits:
Planos de Mem´
oria
Sistema de Mem´oria Circuitos de Mem´oria
Planos de Mem´oria
Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula
Utilizando circuitos de mem´oria:
m
n
2 x m bits
n
CS
R/W
DATA
ADDR
Dados
Mem Read
Mem Enable
Endereços
Plano de Mem´
oria com o Dobro dos Endere¸cos
Sistema de Mem´oria Circuitos de Mem´oria
Planos de Mem´oria
Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 22 / 40
Mem´oria com 2
n+1
× m bits:
Plano de Mem´
oria Gen´
erico
Sistema de Mem´oria Circuitos de Mem´oria
Planos de Mem´oria
Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula
Exemplo: projectar um plano de mem´oria de 64k palavras de 16
bits cada, utilizando circuitos de mem´oria de 16k octetos.
Plano de Mem´
oria Gen´
erico
Sistema de Mem´oria Circuitos de Mem´oria
Planos de Mem´oria
Mapas de Mem´oria Hierarquia de Mem´oria Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 23 / 40
Exemplo: projectar um plano de mem´oria de 64k palavras de 16
bits cada, utilizando circuitos de mem´oria de 16k octetos.
Mapas de Mem´
oria
Sistema de Mem´oriaCircuitos de Mem´oria Planos de Mem´oria
Mapas de Mem´oria
Hierarquia de Mem´oria Pr´oxima Aula
Mapas de Mem´
oria
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria
Mapas de Mem´oria
Hierarquia de Mem´oria Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 25 / 40
Muitas vezes nem todo o espa¸co de endere¸camento est´a preenchido.
Exemplo: processador com 20 bits de endere¸co (espa¸co de
endere¸camento de 2
20
=1M) e apenas um circuito de mem´
oria
de 64k instalado na gama de endere¸cos mais elevados.
Mapas de Mem´
oria
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria
Mapas de Mem´oria
Hierarquia de Mem´oria Pr´oxima Aula
Muitas vezes nem todo o espa¸co de endere¸camento est´a preenchido.
Exemplo: processador com 20 bits de endere¸co (espa¸co de
endere¸camento de 2
20
=1M) e apenas um circuito de mem´
oria
Mapas de Mem´
oria
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria
Mapas de Mem´oria
Hierarquia de Mem´oria Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 25 / 40
Muitas vezes nem todo o espa¸co de endere¸camento est´a preenchido.
Exemplo: processador com 20 bits de endere¸co (espa¸co de
endere¸camento de 2
20
=1M) e apenas um circuito de mem´
oria
de 64k instalado na gama de endere¸cos mais elevados.
Mapa de Mem´
oria - correspondˆencia
en-tre endere¸cos de mem´oria e os respectivos
m´odulos instalados
Mapas de Mem´
oria
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria
Mapas de Mem´oria
Hierarquia de Mem´oria Pr´oxima Aula
Muitas vezes nem todo o espa¸co de endere¸camento est´a preenchido.
Exemplo: processador com 20 bits de endere¸co (espa¸co de
endere¸camento de 2
20
=1M) e apenas um circuito de mem´
oria
Mapas de Mem´
oria
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria
Mapas de Mem´oria
Hierarquia de Mem´oria Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 26 / 40
Muitas vezes, o espa¸co de mem´oria est´a fragmentado e/ou
utiliza diferentes tipos de mem´orias.
Mapas de Mem´
oria
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria
Mapas de Mem´oria
Hierarquia de Mem´oria Pr´oxima Aula
Muitas vezes, o espa¸co de mem´oria est´a fragmentado e/ou
utiliza diferentes tipos de mem´orias.
Hierarquia de Mem´
oria
Sistema de Mem´oriaCircuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria
Hierarquia de Mem´oria
Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 27 / 40
Mem´
oria Ideal
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria
Hierarquia de Mem´oria
Pr´oxima Aula
Mem´
oria Ideal
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria
Hierarquia de Mem´oria
Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 28 / 40
Caracter´ısticas desej´aveis para a mem´oria “ideal”:
◮
Barata
◮
Grande capacidade
◮
R´apida (tempo de acesso reduzido)
◮
Largura de banda elevada
Evolu¸c˜
ao do Desempenho: CPU vs Mem´
oria
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria
Hierarquia de Mem´oria
Mem´
oria Ideal
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria
Hierarquia de Mem´oria
Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 30 / 40
Caracter´ısticas desej´aveis para a mem´oria “ideal”:
◮
Barata
◮
Grande capacidade
◮
R´apida (tempo de acesso reduzido)
◮
Largura de banda elevada
Mem´
oria Ideal
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria
Hierarquia de Mem´oria
Pr´oxima Aula
Caracter´ısticas desej´aveis para a mem´oria “ideal”:
◮
Barata
◮
Grande capacidade
◮
R´apida (tempo de acesso reduzido)
◮
Largura de banda elevada
Como o custo por bit e a velocidade de funcionamento est˜ao
directamente relacionados, a solu¸c˜ao passa pelo uso de
diversos tipos de mem´oria, com diferentes velocidades de
acesso:
Hierarquia de Mem´
oria
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria
Hierarquia de Mem´oria
Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 31 / 40
Mem´
oria Prim´
aria vs Mem´
oria Secund´
aria
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria
Hierarquia de Mem´oria
Mem´
oria Prim´
aria vs Mem´
oria Secund´
aria
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria
Hierarquia de Mem´oria
Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 32 / 40
Mem´
oria Prim´
aria:
◮
Constru´ıda com base em
cir-cuitos integrados;
Mem´
oria Prim´
aria vs Mem´
oria Secund´
aria
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria
Hierarquia de Mem´oria
Pr´oxima Aula
Mem´
oria Prim´
aria:
◮
Constru´ıda com base em
cir-cuitos integrados;
Mem´
oria Prim´
aria vs Mem´
oria Secund´
aria
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria
Hierarquia de Mem´oria
Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 32 / 40
Mem´
oria Prim´
aria:
◮
Constru´ıda com base em
cir-cuitos integrados;
◮
Tempo de acesso baixo;
◮
Pre¸co por bit elevado;
Mem´
oria Prim´
aria vs Mem´
oria Secund´
aria
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria
Hierarquia de Mem´oria
Mem´
oria Prim´
aria vs Mem´
oria Secund´
aria
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria
Hierarquia de Mem´oria
Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 32 / 40
Mem´
oria Prim´
aria:
◮
Constru´ıda com base em
cir-cuitos integrados;
◮
Tempo de acesso baixo;
◮
Pre¸co por bit elevado;
◮
Pequena capacidade;
◮
N˜ao persistente.
Mem´
oria Prim´
aria vs Mem´
oria Secund´
aria
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria
Hierarquia de Mem´oria
Pr´oxima Aula
Mem´
oria Prim´
aria:
◮
Constru´ıda com base em
cir-cuitos integrados;
◮
Tempo de acesso baixo;
◮
Mem´
oria Prim´
aria vs Mem´
oria Secund´
aria
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria
Hierarquia de Mem´oria
Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 32 / 40
Mem´
oria Prim´
aria:
◮
Constru´ıda com base em
cir-cuitos integrados;
◮
Tempo de acesso baixo;
◮
Pre¸co por bit elevado;
◮
Pequena capacidade;
◮
N˜ao persistente.
Mem´
oria Secund´
aria:
◮
Constru´ıda com base em
dis-positivos magn´eticos, ´
opticos
ou flash;
Mem´
oria Prim´
aria vs Mem´
oria Secund´
aria
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria
Hierarquia de Mem´oria
Mem´
oria Prim´
aria vs Mem´
oria Secund´
aria
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria
Hierarquia de Mem´oria
Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 32 / 40
Mem´
oria Prim´
aria:
◮
Constru´ıda com base em
cir-cuitos integrados;
◮
Tempo de acesso baixo;
◮
Pre¸co por bit elevado;
◮
Pequena capacidade;
◮
N˜ao persistente.
Mem´
oria Secund´
aria:
◮
Constru´ıda com base em
dis-positivos magn´eticos, ´
opticos
ou flash;
◮
Tempo de acesso elevado;
◮
Pre¸co por bit reduzido;
Mem´
oria Prim´
aria vs Mem´
oria Secund´
aria
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria
Hierarquia de Mem´oria
Pr´oxima Aula
Mem´
oria Prim´
aria:
◮
Constru´ıda com base em
cir-cuitos integrados;
◮
Tempo de acesso baixo;
◮
Mem´
oria Secund´
aria:
◮
Constru´ıda com base em
dis-positivos magn´eticos, ´
opticos
ou flash;
◮
Tempo de acesso elevado;
◮
Mem´
oria Prim´
aria vs Mem´
oria Secund´
aria
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria
Hierarquia de Mem´oria
Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 32 / 40
Mem´
oria Prim´
aria:
◮
Constru´ıda com base em
cir-cuitos integrados;
◮
Tempo de acesso baixo;
◮
Pre¸co por bit elevado;
◮
Pequena capacidade;
◮
N˜ao persistente.
Mem´
oria Secund´
aria:
◮
Constru´ıda com base em
dis-positivos magn´eticos, ´
opticos
ou flash;
◮
Tempo de acesso elevado;
◮
Pre¸co por bit reduzido;
◮
Grande capacidade;
◮
Persistente.
Hierarquia de Mem´
oria
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria
Hierarquia de Mem´oria
Hierarquia de Mem´
oria
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria
Hierarquia de Mem´oria
Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 33 / 40
Caracter´ısticas dos N´ıveis de Mem´
oria
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria
Hierarquia de Mem´oria
Pr´oxima Aula
N´ıveis de mem´
oria:
N´ıvel
1
2
3
4
Nome
registos
cache
mem´
oria
disco
Capacidade
< 1kB
< 16MB
< 16GB
> 100GB
Tecnologia
CMOS
CMOS SRAM
CMOS DRAM
disco magn´etico
Mem´
orias Cache
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria
Hierarquia de Mem´oria
Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 35 / 40
Intel Core i5-2500K (quad-core)
Comportamento dos Programas
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria
Hierarquia de Mem´oria
Pr´oxima Aula
A caracteriza¸c˜ao do comportamento dos programas resulta da
an´alise dos seus rastos de execu¸c˜ao (traces).
Tipo de Acesso
Endere¸co
..
.
fetch
2
00408ED4h
leitura
0
10019D94h
Princ´ıpio da Localidade
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria
Hierarquia de Mem´oria
Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 37 / 40
Regra 90/10 ⇒ Princ´ıpio da Localidade:
Um programa gasta tipicamente 90% do seu tempo a
executar 10% das instru¸c˜oes.
Princ´ıpio da Localidade
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria
Hierarquia de Mem´oria
Pr´oxima Aula
Regra 90/10 ⇒ Princ´ıpio da Localidade:
Um programa gasta tipicamente 90% do seu tempo a
executar 10% das instru¸c˜oes.
◮
Localidade Temporal: Se um endere¸co ´e referenciado,
tender´a a sˆe-lo de novo em breve.
Princ´ıpio da Localidade
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria
Hierarquia de Mem´oria
Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 37 / 40
Regra 90/10 ⇒ Princ´ıpio da Localidade:
Um programa gasta tipicamente 90% do seu tempo a
executar 10% das instru¸c˜oes.
◮
Localidade Temporal: Se um endere¸co ´e referenciado,
tender´a a sˆe-lo de novo em breve.
◮
Localidade Espacial: Se um endere¸co ´e referenciado, os
endere¸cos cont´ıguos tender˜ao a ser referenciados em
breve.
Pr´
oxima Aula
Sistema de Mem´oriaCircuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria Hierarquia de Mem´oria
Pr´
oxima Aula
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria Hierarquia de Mem´oria
Pr´oxima Aula
Prof. Nuno Roma ACom 2014/15 (MEAer) - DEEC-IST 39 / 40
Hierarquia de mem´oria:
◮
Objectivos
◮
Princ´ıpio da localidade
Mem´oria cache:
◮
Funcionamento b´asico
◮
Tipos de mem´oria cache
◮
Bloco da cache
◮
Pol´ıtica de substitui¸c˜ao
Nota de Agradecimento
Sistema de Mem´oria Circuitos de Mem´oria Planos de Mem´oria Mapas de Mem´oria Hierarquia de Mem´oria
Pr´oxima Aula
