INSTITUTO DE FÍSICA “GLEB WATAGHIN”
PAULA SIMÕES CASAGRANDE
SENSOR DE CARGA TIPO FET PARA MEDIDAS EM MEIOS
LÍQUIDOS
CAMPINAS 2016
CAMPINAS, EM 02 / 12 / 2016.
COMISSÃO JULGADORA:
- Prof. Dr. David Mendez Soares – Orientador – DFA/IFGW/UNICAMP
- Prof. Dr. José Alexandre Diniz – FEEC/UNICAMP
- Prof. Dr. Newton Cesário Frateschi – DFA/IFGW/UNICAMP
OBS.: Informo que as assinaturas dos respectivos professores membros da
banca constam na ata de defesa já juntada no processo vida acadêmica do aluno.
CAMPINAS
2016
"Conheça todas as teorias, domine todas as técnicas. Mas ao tocar uma alma humana, seja apenas outra alma humana." – Carl Jung.
Agradeço primeiramente a minha família, sem eles nada disso seria possível! Agradeço, em especial, ao meu pai Paulo, a minha mãe Simone e as minhas irmãs Juliana e Luísa pelo apoio contínuo.
Muito obrigada, Vitor, por todo o companheirismo, paciência e dedicação. Seu suporte foi indispensável para que meu sonho se tornasse realidade.
Agradeço a todos os meus professores, sem exceção! Todos vocês foram fundamentais nesta trajetória, desde o princípio.
Agradeço ao meu orientador, Professor David, por toda a paciência, ensinamentos e, principalmente, por acredita em mim e no meu trabalho!
Um “muito obrigada” aos técnicos do LNI, Roberto e Sr. Luiz, por todo o suporte e ensinamentos dentro e fora do laboratório. Obrigada, Jura, pelo apoio e amizade ao longo de todo esse meu caminho no laboratório. Muito obrigada, Professor Omar, pelos ensinamentos, cafés e conversas!
Agradeço a todos os meus colegas de grupo, Wyllerson, Alexandre e Thiago. Um “muito obrigada” especial ao meu grande amigo Wyllerson, por todo suporte e apoio sempre que precisei.
Agradeço ao Professor Diniz pela oportunidade de desenvolver meus trabalhos no CCS.
Agradeço à Angélica pelo auxilio durante meus trabalhos no CCS. Muito obrigada por toda a paciência, pelos ensinamentos e pelo carinho e amizade que aqui se formou!
Agradeço a todos os técnicos do CCS pelo suporte sempre que precisei. Agradeço, em especial, a Regina e ao Fred pelas longas conversas e amizade!
Agradeço a todos os meus colegas do CCS pela ajuda quando necessário, pelas risadas e pelas conversas nos corredores!
Rafael e Glenda. Sem a amizade de vocês esta caminhada teria sido mais difícil. Agradeço ao Luis e a Glenda pelas estadias quando precisei.
Agradeço ao Instituto de Física “Gleb Wataghin” (IFGW) e ao Centro de Componentes Semicondutores (CCS) por possibilitarem a realização deste trabalho. Agradeço ao Centro de Tecnologia da Informação “Renato Acher” (CTI) pelo auxílio.
Por fim, agradeço ao CNPq pelo apoio financeiro sem o qual este trabalho não seria possível.
campo sensíveis a íons (Ion Sensitive Field Effect Transistor – ISFET) com dois óxidos de porta distintos, óxido de silício (SiO2) e óxido de titânio sobre óxido de
silício (TiO2/SiO2). Estes sensores foram fabricados utilizando tecnologia de micro
fabricação de silício.
A caracterização elétrica destes dispositivos foi realizada para MOSFETs de caracterização analisando-se as curvas de diodo, curvas de capacitância, a tensão de limiar e a transcondutância dos dispositivos fabricados. Para as amostras de SiO2
os valores típicos obtidos foram 6,4±0,1 pF para a capacitância máxima, 1,3±0,1 V para a tensão de limiar e 3,5±0,1 µS para a transcondutância, e para as amostras de TiO2/SiO2 foram 64±1 pF, -2,0±0,1 V e 10,5±0,1 µS, respectivamente.
Os ISFETs foram testados em meios líquidos utilizando-se soluções tampão. Os ISFETs de SiO2 apresentaram pouca sensibilidade à variação de pH e os ISFETs
de TiO2/SiO2 apresentaram baixa sensibilidade para pH baixo e maior sensibilidade
para pH alto.
Foi desenvolvido um sistema para medidas eletroquímicas utilizando os sensores em solução.
Transistors (ISFET), with two different gate oxides: silicon oxide (SiO2) and titanium
oxide on silicon dioxide (TiO2/SiO2). These sensors were manufactured using silicon
micro fabrication technology.
The electrical characterization of these devices has been done on MOSFETs, analyzing the diode curves, the capacitance curves, the threshold voltage and the transconductance of the manufactured devices. For the SiO2 sample typical values
were 6.4 ± 0.1 pF for maximum capacitance, 1.3 ± 0.1 V for threshold voltage and 3.5 ± 0.1 uS for maximum transconductance and for the TiO2/SiO2 samples were 64 ± 1
pF, -2.0 ± 0.1 V and 10.5 ± 0.1 μS, respectively.
The ISFETs were tested in liquid using buffer solutions. The ISFETs with SiO2
showed small sensitivity to pH variation, and the ones of with TiO2/SiO2 showed low
sensitivity to low pH and higher sensitivity to high pH.
A system was developed for electrochemical measurements using the sensors in solution.
Figura 1.1: Representação de um ISFET com a porta funcionalizada. Na figura da direita é possível ver que a funcionalização só permite que este seja sensível a um
tipo de elemento.[16] 24
Figura 2.1: Representação esquemática de um MOSFET (a) e de um ISFET (b).[5]26 Figura 2.2:Representação esquemática de um MOSFET. A cor cinza claro representa o semicondutor, a verde representa o isolante e a cinza escuro, o metal. As regiões de fonte, dreno, porta e as costas do dispositivo estão identificadas na
figura. 27
Figura 2.3: Esquema comparativo das estruturas de bandas de um material condutor, semicondutor e isolante. O intervalo entre a banda de valência e a banda
de condução é o bandgap.[21] 28
Figura 2.4: Estrutura de bandas de semicondutores (a) intrínseco, (b) dopado com
impureza tipo n, (c) dopado com impureza tipo p. 29
Figura 2.5: Representação do nível de Fermi para um semicondutor (a) intrínseco,
(b) dopado tipo n e (c) dopado tipo p.[20] 30
Figura 2.6: (a) Modelo de faixas de energia de uma estrutura MOS antes do contato entre os materiais. (b)Modelo de faixas de energia de uma estrutura MOS ideal em
equilíbrio térmico após o contato entre os materiais.[27] 32
Figura 2.7:Estrutura MOS em equilíbrio térmico após o contato entre os
materiais.[27] 33
Figura 2.8: Diagramas de bandas de energia para uma estrutura capacitiva tipo MOS
nos modos: (a) acumulação, (b) depleção e (c) inversão.[19] 34
Figura 2.9: Desenho representativo das curvas de caracterização de um MOSFET, identificando as regiões ôhmica, de saturação e de corte.[28] 35 Figura 2.10: (a) Esquema simplificado do circuito eletrônico. Definição das tensões Vgs e Vds. (b) Esquema equivalente da figura (a), agora utilizando a representação
eletrônica para o dispositivo. 35
Figura 2.11: (a) Representação da formação do canal entre a fonte e o dreno de um FET. (b) Representação do estrangulamento do canal em um FET, quando Vds =
contato com a porta.[31] 39 Figura 3.2: Modelo de faixas de energia para uma estrutura MOS composta por
alumínio, óxido de silício e silício. 40
Figura 3.3: Modelo de faixas de energia para uma estrutura MOS composta por
alumínio, óxido de titânio e silício. 41
Figura 3.4: Representação de um forno térmico convencional.[25] 42 Figura 3.5: Forno de oxidação térmica disponível no CCS e utilizado neste trabalho.
43 Figura 3.6: Esquema representativo de um implantador de íons.[33] 44 Figura 3.7: Fotografia do Implantador de íons GA-4204 EATON disponível no CCS e
utilizado no trabalho. 45
Figura 3.8: Fotografia da Fotoalinhadora MJB 3 com uma lâmpada de Hg e o
microscópio disponível no CCS e utilizada no trabalho. 46
Figura 3.9: Imagem de microscopia óptica de uma cruz de alinhamento. 47
Figura 3.10: Desenho representando um sputtering.[38] 48
Figura 3.11: Esquema representativo de uma evaporadora por feixe de elétrons. 49 Figura 3.12: Desenho representando a primeira etapa do processo de fabricação. (a) Limpeza RCA completa. (b) Implantação de Boro para ajuste de VT. (c) Recozimento
e oxidação úmida. 50
Figura 3.13: Desenho representando a segunda etapa do processo de fabricação. (a) aplicação do fotorresiste. (b) fotogravação para a abertura de fonte e dreno. (c) corrosão do óxido. (d) Limpeza orgânica para eliminação do fotorresiste. (e) Implantação de fósforo para definição das regiões de fonte e dreno. (f) Recozimento
e oxidação úmida. 52
Figura 3.14: Desenho representando a terceira etapa do processo de fabricação para os ISFETs de óxido de silício. (a) Aplicação do fotorresiste. (b) Fotogravação para abertura das regiões de fonte, dreno e porta. (c) Corrosão do óxido. (d) Limpeza orgânica para eliminação do fotorresiste. (e) Oxidação seca para formação
do óxido de porta. 53
Figura 3.15: Desenho representativo da etapa de formação do óxido de titânio sobre o óxido de silício na porta. (a) Aplicação do fotorresiste. (b) Fotogravação para
para eliminação do fotorresiste. (f) Oxidação do titânio por oxidação térmica rápida
(RTO) utilizando um forno de processo térmico rápido (RTP). 55
Figura 3.16: Desenho representativo da quarta etapa do processo de fabricação. (a) Aplicação do fotorresiste. (b) Fotogravação para abertura das regiões de fonte e dreno. (c) Corrosão do óxido. (d) Limpeza orgânica para eliminação do fotorresiste.
56 Figura 3.17: Desenho representativo da quinta etapa do processo de fabricação. (a) Sputtering de alumínio. (b) Aplicação do fotorresiste. (c) Fotogravação para a abertura da região da porta e definição dos contatos elétricos. (d) Corrosão do alumínio. (e) Limpeza orgânica para eliminação do fotorresiste. (f) Corrosão do óxido
das costas e sputtering de alumínio nas costas da lâmina. 57
Figura 3.18: Desenho representativo da última etapa de fabricação. Etapa para a isolação elétrica do dispositivo ,deixando apenas a porta exposta. (a) Aplicação do fotorresiste. (b) Fotogravação para abertura da região de porta. 58 Figura 3.19: (a) Fotografia de um die de ISFETs encapsulado e com cola epóxi. (b) Imagem de microscopia óptica de um die com três conjuntos de dispositivos, com 51
ISFETs casa. Destaque para o MOSFET de caracterização. 59
Figura 3.20: Imagem de microscopia de um dos MOSFETs de caracterização presentes nas lâminas. As regiões de fonte, dreno e porta estão identificadas. 60 Figura 3.21: Representação de um diodo do MOSFET. Tensão aplicada entre fonte
(ou dreno) e substrato. I é a corrente medida. 60
Figura 3.22: Representação do capacitor do MOSFET. É aplicada uma tensão entre
a porta e o substrato e medida a capacitância da porta. 61
Figura 3.23:Representação esquemática do circuito montado para medida da corrente entre fonte e dreno em função da tensão entre porta e fonte. Note que a
medida é realizada para um valor de Vds = 0,1V. 62
Figura 3.24: Fotografia da montagem experimental para testes dos ISFETs em
líquido. 63
Figura 3.25: Esquema representativo do circuito montado para medidas
(Eref). O bloco B controla e mede a tensão aplicada ao dreno (D). O bloco C mede a
corrente que passa entre o dreno (D) e a fonte (S). 64
Figura 3.27: Medidas de IdsxVds com IRF510 para teste do circuito. 65 Figura 3.28: Gráfico de IdxVds retirado do manual do IRF510.[42] 66 Figura 4.1: Curva do diodo do MOSFET de caracterização para 3 diferentes tempos de recozimento. Logaritmo do módulo da corrente em função da tensão para a
lâmina P1. 68
Figura 4.2: Medida da capacitância da porta em função da tensão aplicada a mesma
em alta frequência para a lâmina P1. 69
Figura 4.3: Gráfico da corrente Ids em função da tensão Vds para diferentes valores
de tensão aplicada à porta (Vg) para a lâmina P1. 70
Figura 4.4: Gráfico da corrente Ids em função da tensão de porta (curva preta) e gráfico da transcondutância em função da tensão de porta (curva azul) para a lâmina
P1. 71
Figura 4.5: Curva do diodo do MOSFET de caracterização para a lâmina P2 antes do processo para recuperá-la. Logaritmo do módulo da corrente em função da
tensão. 72
Figura 4.6: Curva do diodo do MOSFET de caracterização para a lâmina R2 antes do processo para recuperá-la. Logaritmo do módulo da corrente em função da
tensão. 73
Figura 4.7: Curva do diodo do MOSFET de caracterização para a lâmina P2 após o processo de recuperação e com 3 minutos de recozimento. Logaritmo do módulo da
corrente em função da tensão. 74
Figura 4.8: Curva do diodo do MOSFET de caracterização para a lâmina R2, após o processo de recuperação e com 3 minutos de recozimento. Logaritmo do módulo da
corrente em função da tensão. 75
Figura 4.9: Medida da capacitância da porta em função da tensão aplicada a mesma
em alta frequência para a lâmina P2. 76
Figura 4.10: Medida da capacitância da porta em função da tensão aplicada à
Figura 4.12: Gráfico da corrente Ids em função da tensão Vds para diferentes
valores de tensão aplicada à porta (Vg), para a lâmina R2. 78
Figura 4.13: Gráfico da corrente Ids em função da tensão de porta (curva preta) e
gráfico da transcondutância em função da tensão de porta (curva azul) para a lâmina
P2. 79
Figura 4.14: Gráfico da corrente Ids em função da tensão de porta (curva preta) e gráfico da transcondutância em função da tensão de porta (curva azul) para a lâmina
R2. 80
Figura 4.15: Curva do diodo do MOSFET de caracterização para a lâmina K1 com 5 minutos de recozimento. Logaritmo do módulo da corrente em função da tensão. 81 Figura 4.16: Medida da capacitância da porta em função da tensão aplicada à
mesma em alta frequência para a lâmina K1. 82
Figura 4.17: Gráfico da corrente Ids em função da tensão Vds para diferentes
valores de tensão aplicada a porta (Vg) para a lâmina K1. 83
Figura 4.18: Gráfico da corrente Ids em função da tensão de porta (curva preta) e gráfico da transcondutância em função da tensão de porta (curva azul) para a lâmina
K1. 84
Figura 4.19: Curva do diodo do ISFET de SiO2. Logaritmo do módulo da corrente em
função da tensão. 86
Figura 4.20: Curva do diodo do ISFET de TiO2/SiO2. Logaritmo do módulo da
corrente em função da tensão. 87
Figura 4.21: Medida de IdsxVds para o ISFET de SiO2 para 0,0 V aplicado ao
pseudo eletrodo de referência e pH 4, 7 e 10. 88
Figura 4.22: Medida de IdsxVds para o ISFET de SiO2 para 1,0 V aplicado ao
pseudo eletrodo de referência e pH 4, 7 e 10. 88
Figura 4.23: Medida de IdsxVds para o ISFET de SiO2 para 2,0 V aplicado ao
pseudo eletrodo de referência e pH 4, 7 e 10. 89
Figura 4.24: Medida de IdsxVds para o ISFET de TiO2/SiO2, para 0,0 V aplicado ao
pseudo eletrodo de referência e pH 4, 7 e 10. 90
Figura 4.25: Medida de IdsxVds para o ISFET de TiO2/SiO2, para 1,0 V aplicado ao
Figura 4.27: Medida de IdsxVds para o ISFET de SiO2 para solução de pH=4 e diferentes valores de tensão aplicada ao pseudo eletrodo de referência. 93 Figura 4.28: Medida de IdsxVds para o ISFET de SiO2 para solução de pH=7 e diferentes valores de tensão aplicada ao pseudo eletrodo de referência. 93 Figura 4.29: Medida de IdsxVds para o ISFET de SiO2 para solução de pH=10 e diferentes valores de tensão aplicada ao pseudo eletrodo de referência. 94 Figura 4.30: Medida de IdsxVds para o ISFET de TiO2/SiO2, para solução de pH=4 e diferentes valores de tensão aplicada ao pseudo eletrodo de referência. 95 Figura 4.31: Medida de IdsxVds para o ISFET de TiO2/SiO2, para solução de pH=7 e diferentes valores de tensão aplicada ao pseudo eletrodo de referência. 95 Figura 4.32: Medida de IdsxVds para o ISFET de TiO2/SiO2, para solução de pH=10 e diferentes valores de tensão aplicada ao pseudo eletrodo de referência. 96 Figura A.0.1: (a) Representação da célula com quatro regiões distintas. (b) Zoom em
um "die" da célula.[25] 104
Figura A.0.2:Representação da sobreposição das 7 máscaras para um "die",
destacando-se algumas regiões importantes destas.[25] 105
Figura A.0.3: Representação do primeiro nível de máscara (S/D) utilizado na fabricação dos ISFETs. No canto esquerdo superior há um detalhe do padrão da máscara. Logo abaixo, uma foto de um detalhe da máscara utilizada. Acima de cada
região está a dimensão dos transistores.[25] 105
Figura A.0.4: Representação do segundo nível das máscaras (G/C) utilizado na fabricação dos ISFETs. No canto esquerdo superior, um detalhe da máscara. Logo abaixo, uma foto de um detalhe desta. E, no canto esquerdo inferior, é mostrada a
sobreposição desta máscara com a anterior.[25] 106
Figura A.0.5: Representação do terceiro nível das máscaras (A/A) utilizado na fabricação dos ISFETs. No canto esquerdo superior temos um detalhe do padrão deste nível. Logo abaixo, uma foto desta máscara. E, no canto esquerdo inferior, a
sobreposição deste nível com os dois anteriores.[25] 107
Figura A.0.6: Representação do quarto nível das máscaras (C/C) utilizado na fabricação dos ISFETs. No canto esquerdo superior, um detalhe da máscara.
Figura A.0.7: Representação do quinto nível das máscaras (G/N) utilizado na fabricação dos ISFETs. No canto esquerdo superior, um detalhe da máscara. Abaixo, uma foto desta. E, no canto esquerdo inferior, a sobreposição deste nível
com os quatro níveis anteriores.[25] 108
Figura A.0.8: Representação do sexto nível das máscaras (I/A) utilizado na fabricação dos ISFETs. No canto esquerdo superior, um detalhe da máscara. Abaixo, uma foto desta. E, no canto esquerdo inferior, a sobreposição deste nível
com os níveis anteriores.[25] 108
Figura A.0.9: Representação do sétimo nível das máscaras (M/C). Este nível não foi utilizado neste projeto, mas compõe o conjunto de máscaras dos ISFETs. No canto
Tabela 3.1: Processo de oxidação úmida no forno à 1000° para formação de um
óxido 700nm de espessura. 51
Tabela 3.2: Processo de recozimento e oxidação úmida no forno à 1000°C para a formação de um óxido de 600nm de espessura nas regiões de fonte e dreno. 53 Tabela 3.3: Processo de oxidação seca no forno à 1000°C para a formação de um
óxido de 50nm de espessura na região de porta. 54
Tabela 4.1: Identificação, espessura do óxido de porta e tempo de recozimento de
cada uma das amostras. 67
BioFET - Biological Field Effect Transistor (Transistor Biológico de Efeito de Campo) CVD - Chemical Vapor Deposition (Deposição química por vapor)
EnFET - Enzime Field Effect Transistor (Transistor de Efeito de Campo para Enzimas)
FET - Field Effect Transistor (Transistor de Efeito de Campo)
ISFET - Ion Sensitive Field Effect Transistor (Transistor de Efeito de Campo Sensível à Íon)
MOS - Metal-Oxide-Semiconductor (Metal-Óxido-Semicondutor)
MOSFET - Metal-Oxide-Semiconductor Field Effect Transistor (Transistor de Efeito de Campo Metal-Óxido-Semicondutor)
pH - Potencial hidrogenóide
PVD - Physical Vapor Deposition (Deposição Física por Vapor) RTP - Rapid Thermal Processing (Processo Térmico Rápido) UV - Ultra Violeta
A - Área da porta
C - Capacitância do óxido E - Energia de bandgap
E - Potencial do eletrodo de referência EF - Energia de Fermi
I - Corrente entre dreno e fonte L - Comprimento do canal
Q - Carga de depleção do Silício Q - Carga acumulada no óxido Q - Carga na interface óxido-silício
RD - Resistência equivalente para o diodo funcionand no modo inversão
t - Espessura do óxido
V - Tensão entre dreno e fonte V - Tensão entre a porta e a fonte V - Tensão de limiar
W - Largura do canal
ε - Permissividade elétrica do óxido κ - Constante de Boltzmann
μ - Mobilidade das cargas no canal Φ - Função trabalho do metal Φ - Função trabalho do Silício
χ - Potencial de dipolo da superfície do solvente Ψ - Função de pH
Gm - Transcondutância
Capítulo 1 - Introdução ... 23
1.1 Motivação ... 23
1.2 Objetivos do Trabalho ... 24
1.3 Organização do Trabalho ... 25
Capítulo 2 - Sensores de Efeito de Campo ... 26
2.1 MOSFET: Conceitos Físicos ... 26
2.1.1 Bandas de Energia ... 27
2.1.2 Dopagem de Semicondutores ... 28
2.1.3 Nível de Fermi dos Semicondutores ... 29
2.1.4 Estrutura MOS ... 31
2.2 Funcionamento de um ISFET ... 34
Capítulo 3 - Técnicas Experimentais ... 39
3.1 Fabricação dos sensores ... 39
3.1.1 Dielétricos de porta ... 40
Óxido de Silício ... 40
Óxido de Titânio ... 40
3.1.2 Equipamentos e técnicas envolvidas ... 41
Oxidação ... 41
Implantação Iônica ... 43
Fotolitografia ... 45
Metalização ... 47
3.1.3 Etapas de Fabricação dos Sensores ... 49
3.2 Caracterização e Técnicas de Medida ... 59
3.2.1 Caracterização Elétrica dos transistores ... 59
Medida de Ids x Vgs e de Gm x Vgs ... 61
3.2.2 Medidas em meio líquido ... 62 3.2.3 Circuito para medidas em bulk ... 63 Capítulo 4 - Resultados e Discussões ... 67 4.1 Caracterização Elétrica dos Dispositivos ... 67 4.2 Medidas em meio líquido ... 85 Capítulo 5 - Conclusões e Perspectivas ... 98 Referências Bibliográficas... 100 Apêndices... 104 Apêndice A – Documentação das Máscaras do ISFET ... 104
Capítulo 1
-
Introdução
1.1 MotivaçãoOs pesquisadores de ciências biomédicas foram os primeiros a procurar desenvolver um sensor baseado na tecnologia do silício, usando a ideia de construir “chips” dedicados e cujos preços caíssem com a produção, assim como na indústria eletrônica. Estes seriam colocados na ponta de cateteres para uso médico. A resposta deveria ser rápida e seletiva ao elemento observado (analito). Para tanto requeriam a integração de um elemento receptor especifico a um transdutor eletrônico, em um sistema químico definido.[1,2]
Neste sentido os transistores de efeito de campo, FET, surgiram como candidatos a transdutores. Do lado exterior do sensor, uma solução iônica em contato com o receptor na superfície isolante e em equilíbrio termodinâmico causaria variação do campo elétrico que “modularia” as cargas elétricas atuantes na condução elétrica exterior do dispositivo. Portanto, o ISFET mostra-se como uma “ponte” entre o “mundo iônico” em líquidos e o “mundo eletrônico” em circuitos.[3,4]
Em 1970, P. Bergveld propôs o uso destes transistores como sensores biológicos e químicos. Hoje, esta técnica tem sido bastante aplicada, com a produção de sensores específicos cada vez menores. E, apesar das dificuldades no que diz respeito às aplicações práticas, aumentou o interesse em utilizar ISFETs como biossensores. [5–7]
Inicialmente, propôs-se o ISFET para atuar como sensor de pH. Mais tarde, através do uso de filmes, é modificado para funcionar como um BioFET, um biossensor específico. Assim, os sensores de efeito de campo vêm tornando-se uma ótima opção na indústria, bem como na área médica.[7–9]
O BioFET denominado EnFET constitui-se de ISFETs sensíveis a variações de pH. Tiveram seu óxido de porta funcionalizado com uma ou mais camadas de enzimas (receptores). Desse modo, as reações enzimáticas, que de modo geral produzem ou consomem íons de hidrogênio (H+), variam o pH da região, possibilitando a detecção destas reações. Já existe na literatura EnFETs para detecção de ureia, glicose, entre outros.[1,8–11]
Também há muitos trabalhos utilizando ISFETs para a detecção de hibridização de DNA ou de proteínas. Para os dois casos, os FETs percebem mudança nas cargas na superfície. As proteínas possuem carga molecular característica e, quando adsorvida na superfície sensível, geram um potencial devido a estas cargas. Para o caso de medidas de DNA, o que o sensor mede é a mudança da carga efetiva associada à molécula livre (fita simples de DNA) para a carga efetiva associada à molécula ligada ao seu complementar.[7,8,10,12–14]
Mesmo com as diversas publicações na literatura, um estudo da físico-química de funcionamento do FET em um eletrólito é necessário, pois cada aplicação é especifica. A Figura 1.1 exemplifica essa situação.[15,16]
Figura 1.1: Representação de um ISFET com a porta funcionalizada. Na figura da direita é possível ver que a funcionalização só permite que este seja sensível a um tipo de elemento.[16]
Assim, resolvemos estudar o funcionamento de um ISFET para possíveis aplicações como biossensores. Estudar a polarização elétrica e eletroquímica necessárias, da porta em relação ao canal criado, para obter uma resposta adequada.
1.2 Objetivos do Trabalho
Fabricar sensores de carga para medidas em meios líquidos, baseados em transistores de efeito de campo sensíveis à íons (ISFET – Ion Sensitive Field Effect Transistor).
Caracterizar os dispositivos ISFETs eletricamente, baseando-se em dispositivos MOSFETs.
1.3 Organização do Trabalho
Este trabalho foi dividido em cinco capítulos e anexos.
No Capítulo 1 contextualizamos o trabalho e apresentamos os objetivos do mesmo.
No Capítulo 2 descrevemos o funcionamento dos dispositivos, realizando uma comparação destes com os MOSFETs.
No Capítulo 3 descrevemos a técnica experimental de fabricação dos ISFETs e as técnicas de caracterização.
No Capítulo 4 apresentamos e discutimos os resultados obtidos para a caracterização e testes dos dispositivos, bem como aqueles obtidos na caracterização do circuito.
No capítulo 5 apresentamos as conclusões obtidas através deste trabalho e apontamos as perspectivas para pesquisas futuras.
Capítulo 2 - Sensores de Efeito de Campo
O ISFET nada mais é do que um MOSFET que não apresenta uma conexão elétrica direta à porta. Essencialmente, o eletrodo de metal sobre o óxido de porta do MOSFET é substituído por uma membrana sensível a íons e por um eletrodo de referência, como é possível ver na Figura 2.1. Assim, a tensão aplicada à porta passa a depender não mais de uma a tensão aplicada diretamente ao eletrodo, mas de um tensão que depende do potencial da solução e da tensão aplicada à solução através do eletrodo de referência.[5,17]
Figura 2.1: Representação esquemática de um MOSFET (a) e de um ISFET (b).[5]
A estrutura e funcionamento de um ISFET foram baseados em um MOSFET. Assim, torna-se essencial o entendimento de um MOSFET para o entendimento do ISFET.
2.1 MOSFET: Conceitos Físicos
Um transistor do tipo MOSFET (Metal-oxide-semiconductor field effect transistor) é um dispositivo constituído de um substrato semicondutor, no qual a região da porta é recoberta por um óxido (material isolante) e, em seguida, por um metal, como mostra a Figura 2.2.
Figura 2.2:Representação esquemática de um MOSFET. A cor cinza claro representa o semicondutor, a verde representa o isolante e a cinza escuro, o metal. As regiões de fonte, dreno,
porta e as costas do dispositivo estão identificadas na figura.
O funcionamento deste tipo de dispositivo é baseado nas propriedades físicas do semicondutor. Assim, para um entendimento mais detalhado do funcionamento elétrico alguns conceitos devem ser considerados.
2.1.1 Bandas de Energia
A estrutura de bandas de energia é a teoria mais utilizada para descrever as propriedades eletrônicas dos sólidos cristalinos. Neste modelo, os elétrons são agrupados em regiões (bandas) permitidas, separadas por regiões proibidas. As bandas mais internas são chamadas de bandas de valência e as mais externas de banda de condução. A separação entre a energia mais baixa na banda de condução e a energia mais alta na banda de valência é chamada de banda proibida (bandgap -
), que, em geral, tem sua energia medida em eV. [18–20]
O valor da energia de gap é o que determina as propriedades elétricas e ópticas dos materiais. Quando ≪ (sendo a constante de Boltzmann e corresponde a 0,026 eV, quando T vale 300 K) a diferença de energia entre as bandas de valência e condução é muito pequena, ou praticamente nula, o que permite que os elétrons se movam facilmente de uma banda para a outra. Assim, o material apresenta propriedades condutoras, sendo chamado de condutores. Para energias de gap relativamente altas ( > 3,0 ), os elétrons não conseguem transitar entre as bandas de valência e condução, fazendo com que eles ocupem apenas os estados preenchidos. Estes materiais não apresentam propriedades condutoras e, portanto, são chamados de isolantes. Há ainda os casos
intermediários, nos quais a energia de gap não é tão pequena para que o material seja considerado um condutor e nem tão grande para que ele seja considerado um isolante. Estes materiais são chamados de semicondutores. Para estes materiais, a energia de gap apresenta valores entre 0,6 e 2,9 eV.[18–20]
A Figura 2.3 mostra um esquema comparativo das estruturas de bandas destes três tipos de materiais.
Figura 2.3: Esquema comparativo das estruturas de bandas de um material condutor, semicondutor e isolante. O intervalo entre a banda de valência e a banda de condução é o bandgap.[21]
2.1.2 Dopagem de Semicondutores
Para que um material semicondutor possa conduzir é preciso que os elétrons deixem a banda de valência para ocupar a banda de condução. Para um semicondutor intrínseco (semicondutor em seu estado puro) isso só ocorre se houver excitação térmica suficiente. Para reduzir esta energia térmica necessária para a condução são acrescentadas impurezas a estrutura cristalina do semicondutor, transformando estes semicondutores intrínsecos em semicondutores dopados.[18–20,22]
O processo de dopagem consiste em introduzir impurezas (dopantes) junto à rede cristalina de um semicondutor, formando assim um semicondutor do tipo extrínseco. Deste modo é possível reduzir a energia térmica necessária para a condução, controlando-a através da densidade de dopantes.[19,20,22]
Estes dopantes podem ser consideradas aceitadoras ou doadoras. Os elementos da coluna VA da tabela periódica funcionam como doadores, ou seja, estes tipos de elementos doam um elétron para a estrutura. Alguns exemplos de elementos doadores são o Fósforo (P), o Arsênio (As) e o Antimônio (Sb). Já os
elementos da coluna IIIA atuam como aceitadores, ou seja, este tipo de elemento recebe um elétron da estrutura ou doam lacunas. Alguns exemplos de elementos aceitadores são o Boro (B), o Gálio (Ga) e o Índio (In).[19,20,22]
A dopagem, seja ela com doadores ou com aceitadores, introduz um novo nível de energia. No caso dos doadores, cria-se um nível de energia ED próximo a
banda de condução, Figura 2.4 (b). Os elétrons facilmente passam à banda de condução do Si transformando-o em um condutor de elétrons tipo n. No caso dos aceitadores, cria-se um nível de energia EA próximo a banda de valência, Figura 2.4
(c). Os elétrons da banda de Valencia do Si facilmente passam aos estados aceitadores de energia EA. O Si transforma-se então num condutor tipo p, de
lacunas ou “ holes”.
Figura 2.4: Estrutura de bandas de semicondutores (a) intrínseco, (b) dopado com impureza tipo n, (c) dopado com impureza tipo p.
2.1.3 Nível de Fermi dos Semicondutores
O nível de Fermi é um importante conceito na descrição dos semicondutores. Este é um nível energético definido em sistemas à temperatura de zero absoluto e é a energia do último nível ocupado, ou seja, do nível mais energético ocupado. Assim, todos os níveis com energia menor que a energia de Fermi estariam ocupados (probabilidade de ocupação igual a 1) e todos os níveis com energia maior que a energia de Fermi estaria desocupados (probabilidade de ocupação igual a 0). Para sistemas cuja energia é diferente de zero a distribuição de probabilidade deixa de ser abrupta. Esta probabilidade é dada pela distribuição estatística de Fermi-Dirac ( = ( )⁄ (Equação 2.1).[19,20,23–26]
( ) = ( )⁄ (Equação 2.1)[20]
Para o caso em que E=EF, a função f(E) vale 1/2, ou seja, o elétrons podem
ocupar o estado de energia E ou EF e todos os estados de energia superior a EF
estão desocupados. Ao receber energia térmica, alguns elétrons deixarão os estados originais, saltando para um estado de maior energia e, assim, os estados originais ficarão desocupados.[20,23,25,26]
Outra definição, equivalente a anterior, implica em dizer que o nível de Fermi corresponde ao potencial eletroquímico do sistema na temperatura de zero absoluto. Para temperaturas superiores o nível de Fermi corresponde ao potencial eletroquímico do sistema na temperatura considerada. Assim, a energia de Fermi expressa qual seria a variação da energia interna de um sólido, considerando este como um sistema termodinâmico isolado, caso um eletro fosse removido.[26]
Para semicondutores o nível de Fermi está localizando na banda proibida, de tal modo que, para os semicondutores intrínsecos, EF está no meio desta (Figura 2.5
(a)) já que a quantidade de portadores positivos (buracos) é igual a quantidade de portadores negativos (elétrons).[19,20,23,25]
Figura 2.5: Representação do nível de Fermi para um semicondutor (a) intrínseco, (b) dopado tipo n e (c) dopado tipo p.[20]
Por outro lado, ao dopar o semicondutor, o nível de Fermi é deslocado para maior ou menor energia, dependendo do tipo de dopante. Quando dopado com doadores (tipo n), o nível de Fermi se desloca em direção a banda de condução (Figura 2.5 (b)), isso porque a probabilidade ocupação próximo a banda de condução deve ser maior. O mesmo ocorre quando o semicondutor é dopado com
aceitadores (tipo p), porém o nível de Fermi se desloca em direção a banda de valência (Figura 2.5 (c)).[19,20,23–25]
É importante ressaltar que, quanto maior a concentração de portadores, mais o nível de Fermi se desloca em direção as bandas de valência ou de condução, conforme o tipo de dopante.[19,20]
2.1.4 Estrutura MOS
A estrutura MOS é formada por um metal, um óxido e um semicondutor. Nesta configuração, esta estrutura também é conhecido por capacitor MOS, podendo ser comparado a um capacitor de placas paralelas, trocando-se o metal de uma das placas pelo semicondutor, o que acrescenta propriedades especificas a esta estrutura.[27]
Para o estudo desta estrutura é utilizado o modelo de faixa de energias, representado pela Figura 2.6. Nesta nós temos o modelo de faixas de energia para cada um dos materiais que compõem a estrutura MOS (a) e uma estrutura MOS ideal, em equilíbrio térmico, após o contato dos materiais (b). Ainda na Figura 2.6 é representado ΦM, que é a função trabalho do metal, e ΦSi, que é a do semicondutor,
neste caso silício. Também é possível ver o parâmetro de eletro afinidade ( ), que é a diferença entre a banda de condução e o nível de vácuo no semicondutor. ΦF é a
diferença de energia entre o nível de Fermi e o nível de Fermi intrínseco (Ei). Assim,
sem polarizar o dispositivo (V = 0V), a diferença de energia entre a função trabalho do metal e do semicondutor é nula (ΦMSi = 0). Isso significa, para um MOS ideal, que
Figura 2.6: (a) Modelo de faixas de energia de uma estrutura MOS antes do contato entre os materiais. (b)Modelo de faixas de energia de uma estrutura MOS ideal em equilíbrio térmico após o
contato entre os materiais.[27]
Tipicamente ΦM ≠ ΦSi e, portanto, ΦMSi ≠ 0. Neste caso, mesmo que não haja
tensão aplicada haverá uma diferença de potencial no óxido e no silício. Assim, o modelo de faixas de energia não é mais um caso de banda plana, Figura 2.7.[19,27]
Figura 2.7:Estrutura MOS em equilíbrio térmico após o contato entre os materiais.[27]
Assim, dependendo da tensão aplicada ao metal o comportamento das bandas de energia na estrutura MOS se alteram.[19]
Para o semicondutor tipo p a aplicação de um potencial negativo (Figura 2.8 (a)) causará uma curvatura para cima na estrutura de bandas do semicondutor próximo a interface com o óxido, o que causa um aumento na diferença de energia Ei – EF, isso levará a um aumento na concentração de buracos, o que corresponde
ao modo de acumulação. No caso do semicondutor tipo n haverá acumulação para tensões positivas e um aumento na concentração de elétrons próximo a interface semicondutor – óxido.[19,20,22,27]
No modo depleção (Figura 2.8 (b)) uma tensão positiva depleta os buracos no semicondutor tipo p, com uma curvatura da banda para baixo. Para o semicondutor tipo n o processo é o inverso, a banda se curva para cima, devido a uma tensão negativa que depleta os elétrons. Ao aumentarmos esta tensão, de modo que Ei
atravesse o nível de Fermi, como mostra a Figura 2.8 (c), ocorrerá a formação de uma camada de inversão com o acúmulo de elétrons ou buracos próximo a superfície do semicondutor tipo p ou tipo n, respectivamente.[19,20,22,27]
Figura 2.8: Diagramas de bandas de energia para uma estrutura capacitiva tipo MOS nos modos: (a) acumulação, (b) depleção e (c) inversão.[19]
2.2 Funcionamento de um ISFET
Como já dito anteriormente, um ISFET é muito similar a um MOSFET, portanto, para entender seu funcionamento é comum realizarmos uma comparação com o funcionamento do MOSFET.
Um transistor do tipo MOS apresenta 3 regiões de trabalho, representadas na Figura 2.9: a zona de corte é onde o transistor ainda não começou a conduzir; a zona Ôhmica é a região em que o transistor funciona, aproximadamente, como um resistor; e a zona de saturação é a região em que a corrente é constante, apesar do aumento da tensão .
Figura 2.9: Desenho representativo das curvas de caracterização de um MOSFET, identificando as regiões ôhmica, de saturação e de corte.[28]
A expressão geral para a corrente de dreno na região não saturada de um MOSFET é dada por:
= − − (Equação 2.2),
sendo a capacidade do óxido (isolante) por unidade de área; e são o comprimento e a largura do canal, respectivamente; é a mobilidade de cargas no canal. As tensões e e a corrente I estão definidas na Figura 2.10, é a tensão de limiar.[5,10,29,30]
Figura 2.10: (a) Esquema simplificado do circuito eletrônico. Definição das tensões Vgs e Vds. (b) Esquema equivalente da figura (a), agora utilizando a representação eletrônica para o dispositivo.
Para o caso dos ISFETs a mesma equação pode ser aplicada levando-se em conta que a tensão é substituída pela tensão aplicada pelo eletrodo de referência e por termos químicos que dependem da solução (por exemplo o pH).
Na região de saturação a equação é um pouco diferente. Esta é dada por:
= − (Equação 2.3)
O mais importante é notar que, em ambos os casos, a corrente depende da tensão aplicada à porta, . E que na região saturada não depende de Vds. Isso
ocorre pois, após Vds atingir um valor superior Vgs - Vt, o tamanho do canal atinge
seu valor máximo, não permitindo o aumento no número de portadores e, portanto, não permitindo o aumento da corrente Ids. Assim, na região de saturação a corrente
não depende da tensão entre fonte e dreno e, portanto, o transistor funciona como uma fonte de corrente controlada por tensão.[10,30]
Sabe-se que a transcondutância transistor é dada por: = (Equação 2.4) [5,27]
Esta permite obter o ganho do transistor, ou seja, o quanto um transistor é sensível a variações de tensão.
Assim, para a Região Ôhmica temos que Gm é proporcional a Vds e para a Região Saturada Gm é proporcional a (Vgs – Vt). Como na Região Ôhmica Vds é muito pequeno temos que o ganho será muito pequeno. Já na Região Saturada se trabalharmos para tensões Vgs ≫ Vt poderemos atingir um ganho muito maior. Portanto, trabalhar na Região Saturada aparenta mais vantajoso, tanto pelo ganho quanto pela não dependência de Vds (o que diminui uma variável a se controlar)
Outra equação importante para os MOSFET é uma função que descreve a tensão de limiar do transistor. Esta equação está diretamente relacionada às propriedades dos materiais utilizados, bem como às cargas presentes no sistema. Assim é dado por:
onde o primeiro termo é a diferença entre as funções trabalho do metal da porta (Φ ) e do silício (Φ ); o segundo termo depende da carga acumulada no óxido (Q ), da carga na interface óxido-silício (Q ) e da carga de depleção do silício (Q ); o último termo determina o ponto de inversão do canal e está relacionado com a quantidade de portadores intrínsecos do semicondutor e com a concentração de impurezas devido ao dopante. Estes parâmetros são todos parâmetros físicos.[5,27]
No caso do ISFET, utilizando o mesmo processo de fabricação, a tensão de limiar continua dependendo dos mesmos parâmetros físicos, no entanto, devemos incluir parâmetros químicos, devido à solução e ao eletrodo de referência. Assim, a equação que descreve a tensão de limiar para um ISFET é dada por:
= − + − − + (Equação 2.6)
Neste caso, é o potencial do eletrodo de referência, cujo valor é constante, e Ψ + é o potencial na interface solução-oxido, tal que Ψ é um parâmetro químico, que é função do pH da solução e é o potencial de dipolo da superfície do solvente e apresenta um valor constante. O valor Φ , referente ao metal, desaparece na equação para o ISFET, mas, na verdade, foi absorvido pela definição do termo .[5]
Ao polarizarmos a porta de um transistor com tensões superiores à tensão de limiar, forma-se um canal entre as regiões de fonte e dreno, como mostrado na Figura 2.11 (a). Com o canal formado, quanto maior for a tensão , maior a condução e, portanto, maior a corrente .
Figura 2.11: (a) Representação da formação do canal entre a fonte e o dreno de um FET. (b) Representação do estrangulamento do canal em um FET, quando Vds = Vgs - Vt.
Quando atinge um valor igual à V − V , ocorre o estrangulamento do canal (Figura 2.11 (b)) e a corrente I fica constante. Isso pode ser observado na Figura 2.9, onde é possível ver que para V = V − V o transistor passa a trabalhar na região de saturação e a corrente torna-se constante.
Capítulo 3 - Técnicas Experimentais
3.1 Fabricação dos sensoresEsta seção descreve, de forma breve, os métodos e os equipamentos utilizados nas etapas de fabricação dos ISFETs.
A fabricação destes dispositivos foi realizada utilizando as máscaras desenvolvidas pelo Alexandre Kisner, durante seu mestrado, sob orientação do Prof. Dr. Lauro T. Kubota e co-orientação do Prof. Dr. José Alexandre Diniz. Com esta máscara é possível fabricar ISFETs com três áreas de porta diferentes, 2 x 50 µm, 10 x 50 µm e 50 x 50 µm.
Todo o processo consiste, basicamente, em sete etapas de litografia, etapas de formação de óxido, implantação e metalização.
Foram fabricados ISFETs com óxido de silício como óxido de porta e com óxido de titânio sobre óxido de silício como óxido de porta. A Figura 3.1 representa um ISFET pronto.
Figura 3.1: Representação de um ISFET pronto. As regiões de fonte e dreno estão identificadas, bem como o dielétrico de porta, o substrato (Si) e a solução em contato com a porta.[31]
3.1.1 Dielétricos de porta Óxido de Silício
O uso do óxido de silício como dielétrico de porta é comum e, portanto, apresenta um amplo conhecimento do comportamento de transistores com este óxido. Além disso, o óxido de silício é uma boa escolha como dielétrico já que a diferença dos níveis de energia entre o óxido e o semicondutor é alta o que minimiza correntes de fuga, Figura 3.2.
Figura 3.2: Modelo de faixas de energia para uma estrutura MOS composta por alumínio, óxido de silício e silício.
Porém há duas desvantagens no uso deste óxido. A primeira diz respeito ao baixo valor de constante dielétrica e a segunda é que o óxido de silício não é biocompatível o que dificulta medidas biológicas. Outra consequência das propriedades do óxido de silício é que ele propicia um valor de tensão de limiar alto fazendo com que seja necessário uma tensão maior para que se atinja a região de saturação do transistor.
Óxido de Titânio
A principal vantagem na escolha do óxido de titânio como dielétrico de porta de um ISFET é o fato deste ser um material biocompatível. Além disso ele apresenta um alto valor da constante dielétrica, o que aumenta a capacidade.
Porém a diferença entre a energia deste óxido e o semicondutor é baixa o que acaba propiciando uma alta corrente de fuga, Figura 3.3. Por outro lado, isso leva a um baixo valor de tensão de limiar o que é bom para atingirmos um alto valor de ganho sem precisar aplicar tensões muito elevadas através do eletrodo de referência.
Figura 3.3: Modelo de faixas de energia para uma estrutura MOS composta por alumínio, óxido de titânio e silício.
Assim, para utilizarmos o óxido de titânio como dielétrico e minimizarmos a corrente de fuga optamos por colocar uma fina camada de óxido de silício na interface semicondutor – óxido de titânio.
3.1.2 Equipamentos e técnicas envolvidas Oxidação
O processo de oxidação térmica consiste em crescer uma camada de óxido de silício (SiO2) sobre o substrato de silício (Si). Este processo é, em geral, realizado
em fornos convencionais de oxidação. O óxido é formado a partir da reação do silício do substrato com o oxigênio (oxidação seca) ou com o vapor de água (oxidação úmida), Equação 3.1 e Equação 3.2, respectivamente.
( )+ ( ) → ( ) (Equação 3.1) ( )+ ( ) → ( )+ ( )(Equação 3.2)
A Figura 3.4 mostra uma representação esquemática do processo de oxidação térmica em um forno convencional. Neste, as amostras são conduzidas verticalmente sobre um substrato (barca), através de um tubo cilíndrico de quartzo fundido. Na outra extremidade do tubo é injetado gás oxigênio ou vapor de água. Este gás ou vapor é aquecido pelas resistências que envolvem o tubo, e parte deste calor é transferido para a lâmina.[25,31]
Figura 3.4: Representação de um forno térmico convencional.[25]
Juntamente aos fornos, há sistemas que regulam o fluxo, tipicamente em torno de 1L/min, e uma rampa de aquecimento para evitar que a lâmina e o óxido sofram com uma mudança brusca de temperatura. A temperatura de oxidação está, em geral, entre 900°C e 1200°C.
Figura 3.5: Forno de oxidação térmica disponível no CCS e utilizado neste trabalho.
Outra técnica de oxidação é a oxidação térmica rápida (RTO – Rapid Thermal Oxidation). Esta é feita através um forno de um forno de processo térmico rápido (RTP – Rapid Thermal Processing). Neste processo as lâminas são colocadas dentro de uma câmara, que apresenta um fluxo controlado de gases (oxigênio e/ou nitrogênio) o que possibilita, através de fontes de energia radiante, o aquecimento das mesmas a temperaturas de até 1100°C.[32]
Implantação Iônica
O método de implantação iônica é, atualmente, a técnica mais utilizada para dopagem de silício. Esta técnica consiste em introduzir íons altamente energéticos na rede cristalina do semicondutor. Em geral, a energia destes íons varia entre 1 keV e 1 Mev, o que resulta em uma distribuição dos íons, com profundidades variando entre 10 nm e 10 µm.[25,32–35]
As doses também podem variar e vão desde 1012 íons/cm², para o ajuste da tensão de limiar, até 1018 íons/cm², para formação das regiões de fonte e dreno.[25,34]
A Figura 3.6 é um esquema do funcionamento básico de um implantador de íons. O sistema consiste, basicamente, em uma fonte de íons que é alimentada por um gás ou vapor que contém o elemento que se deseja implantar. Por meio de uma descarga elétrica, o gás é ionizado e extraído por um campo elétrico através de um orifício, criando-se assim um feixe de íons, que inicialmente tem diferentes isótopos. Em seguida, este feixe entra em um seletor de massa, constituído de um ímã. Após este seletor, o feixe é constituído de um único elemento químico isotopicamente puro.[32–35]
Este feixe passa então por um tubo acelerador e depois por eletrodos de varredura, que irão garantir que os íons cheguem em toda a lâmina que está dentro de uma gaiola de Faraday, com área de abertura bem determinada, conectada a um integrador de corrente elétrica, que permite que cada íon que entra na gaiola seja contado, garantindo a precisão na dose implantada por unidade de área.[33,35]
Figura 3.6: Esquema representativo de um implantador de íons.[33]
Figura 3.7: Fotografia do Implantador de íons GA-4204 EATON disponível no CCS e utilizado no trabalho.
Os íons advindos do feixe colidem com a lâmina. A interação deles com a superfície da amostra são atômicas e eletrônicas, fazendo com que os íons percam energia e fiquem localizados próximos a superfície.[25,32,35]
Fotolitografia
A fotolitografia consiste em um processo de transferência de padrões desenhados em uma máscara para uma fina camada de um polímero fotossensível (fotorresiste), que recobre a superfície onde os padrões serão gravados. Estes padrões definem as regiões de um transistor, como porta, trilhas de contato, regiões a serem implantadas, etc.[25,32,33]
Este processo utiliza uma fotoalinhadora com uma luz ultra-violeta (UV) e um microscópio acoplados. Na Figura 3.8 é apresentada a foto alinhadora utilizada neste projeto.
Figura 3.8: Fotografia da Fotoalinhadora MJB 3 com uma lâmpada de Hg e o microscópio disponível no CCS e utilizada no trabalho.
No processo de fotogravação é utilizado um material chamado de fotorresiste. Existem dois tipos de fotorresiste, fotorresiste positivo e fotorresiste negativo. O fotorresiste positivo responde à luz de modo que as regiões expostas dissolvam-se mais rapidamente durante a revelação. Idealmente, as regiões não expostas permanecem inalteradas. O fotorresiste negativo responde da forma oposta. As regiões não expostas tornam-se mais rapidamente dissolvíveis quando reveladas e as regiões expostas, idealmente, ficam inalteradas.[32] Neste projeto foram utilizados apenas fotorresistes positivos.
Assim, para fazer uma fotogravação, é aplicado, com a ajuda de um conta gotas, o fotorresiste sobre a lâmina que será gravada e espalhado uniformemente por um spinner, com rotação de alguns milhares de rpm, de modo a controlar a espessura do polímero sobre a lâmina.[33]
Em seguida a lâmina é levada um placa quente a, aproximadamente, 90°C, para que seja feita a evaporação do solvente e solidificação do fotorresiste. Então, a lâmina com o fotorresiste é exposta à fonte de luz UV, através da máscara.[33] Para o caso de haver estruturas anteriores é preciso alinhar, para isso, usa-se o que chamamos de cruz de alinhamento (Figura 3.9).
Figura 3.9: Imagem de microscopia óptica de uma cruz de alinhamento.
Em seguida é feita a revelação química do padrão exposto a lâmina. O revelador dissolve as regiões do fotorresiste que foram expostas a luz UV.[33] Neste trabalho foi utilizado o revelador AZ® 300 MIF Developer.
Metalização
A metalização é a etapa em que são formadas as regiões de contato elétrico. O metal mais utilizado para esta finalidade é o alumínio pois ele apresenta uma baixa resistividade e uma boa aderência sobre o óxido de silício (SiO2).[19]
Existem diversas técnicas de metalização tais como: Depoisção química por vapor (CVD – Chemical – Vapor Deposition), Depoisção física por vapor (PVD – Physical – Vapor Deposition), evaporação térmica, evaporadora por feixe de elétrons, sputtering, etc.[32]
Neste trabalho, as metalizações de alumínio foram realizadas utilizando a técnica de sputtering, e as de titânio utilizando-se uma evaporadora por feixe de elétrons.
O sputtering é um processo de pulverização catódica em vácuo onde o alvo, que está localizado no cátodo, é bombardeado por íons que arrancam átomos deste alvo. O material ejetado é depositado por toda a parte interna da câmara, inclusive sobre a amostra de interesse, localizada no anodo, formando o filme.[36,37]
O processo pode ser resumido em 4 etapas:
Formação do plasma em uma atmosfera gasosa, na qual os íons são gerados devido à aplicação de alta voltagem entre os eletrodos;
Íons são acelerados, bombardeando o alvo;
Íons transferem momento para o alvo ejetando os átomos deste; Os átomos são condensados no substrato e formam o filme.[37]
Figura 3.10: Desenho representando um sputtering.[38]
A Figura 3.10 é uma representação simplificada de um sistema de sputtering. O alvo é o metal que se pretende depositar. O substrato são as lâminas de silício.
A evaporação por feixe de elétrons consiste, basicamente, em direcionar elétrons termo gerados, através de um campo magnético, para colidirem com o material que será evaporado. Esse material ganha energia térmica, tornando-se vapor. Este vapor é depositado sobre toda a câmara, inclusive sobre o substrato de interesse.[39] A Figura 3.11 apresenta um esquema representativo de uma evaporadora por feixe de elétrons.
Figura 3.11: Esquema representativo de uma evaporadora por feixe de elétrons.
3.1.3 Etapas de Fabricação dos Sensores
Inicialmente temos uma lâmina de silício tipo p (Si-p). Nesta lâmina é feita uma limpeza padrão RCA completa, Figura 3.12 (a), para evitar o acúmulo de impurezas na interface entre o silício (Si) e o óxido de silício (SiO2).
Esta limpeza consiste em submergir a lâmina em uma sequência de soluções. A primeira solução é uma solução de H2SO4/H2O2 (4:1) a 80°C e a lâmina fica
submergida por 10 minutos. Esta solução é conhecida como solução "piranha", pois esta solução remove o material orgânico, como gordura. Em seguida esta lâmina é enxaguada com água deionizada (DI), cuja resistividade é 18 MΩ.cm, por três minutos. O material removido da superfície da lâmina acaba por se misturar ao óxido criado pela água oxigenada. A segunda solução é HF/H2O (1:10) à temperatura
ambiente e a lâmina fica submersa por 10 segundos. Esta etapa remove o óxido criado na etapa anterior. Juntamente com este óxido saem as impurezas que nele estavam difundidas. Novamente a lâmina é enxaguada com água deionizada por três minutos. A terceira solução é uma solução de NH4OH/H2O2/H2O (1:1:5) a 80°C,
na qual submergimos a lâmina por 10 minutos. Esta solução remove contaminação metálica e orgânica. Novamente a enxaguamos, seguindo o mesmo procedimento já descrito. A última solução que a lâmina é submersa é uma solução de HCl/H2O2/H2O
íons alcalinos, como sódio (Na) e potássio (K), além de hidróxidos de ferro (Fe3+), alumínio (Al3+) e magnésio (Mg3+), que estejam presentes na lâmina. Por fim, a lâmina é novamente enxaguada com água deionizada e então a secamos com jato de nitrogênio (N2). [25,31]
Figura 3.12: Desenho representando a primeira etapa do processo de fabricação. (a) Limpeza RCA completa. (b) Implantação de Boro para ajuste de VT. (c) Recozimento e oxidação úmida.
Com as lâminas de silício limpas, realizamos a implantação de íons de Boro (11B+) para ajustar a tensão de limiar (tensão de threshold – VT) de condução entre a
fonte e o dreno dos transistores, aplicada à porta do transistor, Figura 3.12 (b). Esta implantação tem por objetivo aumentar a concentração de portadores tipo p nas lâminas, já que estes tendem a migrar para o óxido durante o processo de oxidação térmica, garantindo assim uma tensão de limiar em torno de 0,8V, já que o valor esperado para um MOSFET de óxido de silício são valores menores que 0,8V. Assim, a implantação foi realizada com uma dose de 5 x 1013 íons/cm² e uma energia de 65 keV.
Então, novamente, as lâminas foram submetidas à limpeza RCA completa seguida de uma oxidação úmida, feita em um forno à 1000°C, para a formação de um óxido de silício espesso, Figura 3.12 (c). Este óxido de campo deverá isolar, entre si, os dispositivos a serem fabricados, além de servir de anteparo para processos que ainda estão por vir. As etapas para oxidação úmida estão apresentadas na Tabela 3.1.
Tabela 3.1: Processo de oxidação úmida no forno à 1000° para formação de um óxido 700nm de espessura.
Ambiente Tempo (min)
N2 5 N2 30 O2 10 O2 + H2O 180 N2 10 N2 5
O processo de recozimento, que ocorre em ambiente de N2, consiste em um
tratamento térmico controlado. As lâminas são aquecidas até atingir determinada temperatura, permanecem nessa temperatura por um tempo e sofrem resfriamento lento, no próprio forno. O recozimento remove ou diminui tensões internas, diminui a dureza, melhora a ductilidade, ajusta o tamanho dos grãos, regulariza a estrutura bruta de fusão, elimina os efeitos de quaisquer tratamentos mecânicos e térmicos anteriores, restituindo características que foram alteradas.[40] Assim, as etapas em ambiente N2 tiveram a função de reestruturar a estrutura cristalina do silício (Si),
permitindo que o dopante substitua o silício.
Em seguida, realizou-se uma breve oxidação seca, de modo a proteger a lâmina para a oxidação úmida, que veio em seguida. A oxidação úmida forma um óxido de baixa densidade devido à presença do hidrogênio. Por fim, realizou-se propriamente a oxidação úmida e novamente retornamos ao ambiente de N2, como
visto na Tabela 3.1 acima.
Com o óxido de campo formado, demos início à primeira etapa de litografia. Nesta etapa definimos as regiões de fonte e dreno dos dispositivos, como é possível ver Figura 3.13 (b). Em seguida, fizemos a corrosão do óxido de silício por aproximadamente 5 minutos, utilizando-se uma solução tampão de HF e NH4F. Com
isso, as regiões de fonte e dreno foram expostas, Figura 3.13 (c). Após a corrosão, as lâminas são limpas com acetona para retirarmos o fotorresiste e em seguida passam por um processo de limpeza conhecido por limpeza orgânica, que tem por objetivo remover os compostos orgânicos resultantes de etapas anteriores.
Figura 3.13: Desenho representando a segunda etapa do processo de fabricação. (a) aplicação do fotorresiste. (b) fotogravação para a abertura de fonte e dreno. (c) corrosão do óxido. (d) Limpeza orgânica para eliminação do fotorresiste. (e) Implantação de fósforo para definição das regiões de
fonte e dreno. (f) Recozimento e oxidação úmida.
A limpeza orgânica consiste em submergir as lâminas em acetona durante 10 minutos a 80°C e, em seguida, submergir mais 10 minutos em álcool isopropílico, também a 80°C. Logo após, as lâminas são secas por um jato de nitrogênio ultra-puro.
Com as regiões de fonte e dreno expostas e as lâminas limpas, implantamos Fósforo 31P+ com energia de 80 keV e dose de 7x1015 cm-2, Figura 3.13 (e). Então, novamente, as lâminas passam por um processo de forno, para realizar o recozimento e formação de óxido, Figura 3.13 (f). As etapas do processo de forno estão descritas na Tabela 3.2.
Tabela 3.2: Processo de recozimento e oxidação úmida no forno à 1000°C para a formação de um óxido de 600nm de espessura nas regiões de fonte e dreno.
Ambiente Tempo (min)
N2 5 N2 30 O2 10 O2 + H2O 100 O2 10 N2 10 N2 5 (>3)
Após o processo de forno, fomos para a etapa de formação do óxido de porta. Para a formação do óxido de silício na porta fazemos uma nova etapa de litografia, para abertura das regiões de fonte, dreno e porta, Figura 3.14 (b). Em seguida, corroemos o óxido de silício destas regiões, Figura 3.14 (c), removemos o fotorresiste, Figura 3.14 (d) e, por fim, realizamos uma limpeza orgânica e uma limpeza RCA completa, já descritas anteriormente.
Figura 3.14: Desenho representando a terceira etapa do processo de fabricação para os ISFETs de óxido de silício. (a) Aplicação do fotorresiste. (b) Fotogravação para abertura das regiões de fonte,
dreno e porta. (c) Corrosão do óxido. (d) Limpeza orgânica para eliminação do fotorresiste. (e) Oxidação seca para formação do óxido de porta.
Após as limpezas, realizamos uma nova etapa de oxidação, agora para a formação do óxido de porta, seguindo as etapas descritas na Tabela 3.3 e representada pela Figura 3.14 (e). Esta oxidação é diferente das anteriores por ser uma oxidação seca, ou seja, com O2 substituindo o H2O. A escolha deste óxido
nesta etapa é feita levando em conta que o óxido formado pela oxidação seca é menos espesso que aquele formado pela oxidação úmida. Além disso, a oxidação seca apresenta baixa quantidade de impurezas, se comparada com a oxidação úmida.
Tabela 3.3: Processo de oxidação seca no forno à 1000°C para a formação de um óxido de 50nm de espessura na região de porta.
Ambiente Tempo (min)
N2 5 (>3) N2 5 O2 5 O2 + 1% TCE* 30 O2 5 N2 30 N2 5 (>3)
Para os dispositivos de TiO2/SiO2, é preciso realizar uma etapa a mais para a formação do óxido de titânio sobre o óxido de silício. Esta etapa está descrita abaixo e representada pela Figura 3.15.
Primeiramente, é feita uma fotogravação para abertura da região de porta, Figura 3.15 (b). Em seguida, evaporamos titânio utilizando uma evaporadora de feixe de elétrons (Figura 3.15 (c)) e realizamos um processo de lift-off (Figura 3.15 (d)). Este processo consiste em uma fotogravação convencional, porém, há a remoção do fotorresiste sob o filme depositado, removendo assim o filme também. Isso é possível pois o fotorresiste apresenta uma inclinação em relação à vertical dos filmes anteriormente formandos, deixando, assim, espaço para que a acetona acesse a região entre o fotorresiste e o filme depositado, eliminando-os.
Após o lift-off, é feita uma limpeza orgânica para a remoção do fotorresiste que possa ter ficado sobre a lâmina (Figura 3.15 (e)), e uma oxidação térmica rápida (RTO), para a oxidar o titânio da porta, Figura 3.15 (f). Nossas amostras foram
aquecidas até uma temperatura de 600ºC, utilizando uma rampa de 50°C/s, e permanecem nesta temperatura por 40 s.[31,36,41]
Figura 3.15: Desenho representativo da etapa de formação do óxido de titânio sobre o óxido de silício na porta. (a) Aplicação do fotorresiste. (b) Fotogravação para abertura da região da porta. (c) Evaporação de titânio por feixe de elétrons. (d) Lift- off para remoção do titânio depositado sobre o fotorresiste. (e) Limpeza orgânica para eliminação do fotorresiste. (f) Oxidação do titânio por oxidação
térmica rápida (RTO) utilizando um forno de processo térmico rápido (RTP).
As demais etapas são iguais para os dois tipos de ISFETs fabricados e, portanto, são apresentadas apenas para um deles.
Então, após a formação do óxido de porta, realizamos mais uma etapa de litografia, para abrir, novamente, as regiões de fonte e dreno, Figura 3.16 (b). Em seguida, corroemos o óxido destas regiões e removemos o fotorresiste, Figura 3.16 (c) e (d), respectivamente.
Figura 3.16: Desenho representativo da quarta etapa do processo de fabricação. (a) Aplicação do fotorresiste. (b) Fotogravação para abertura das regiões de fonte e dreno. (c) Corrosão do óxido. (d)
Limpeza orgânica para eliminação do fotorresiste.
Em seguida, realizamos a deposição de 300 nm alumínio por sputtering, como mostra a Figura 3.17 (a).
Figura 3.17: Desenho representativo da quinta etapa do processo de fabricação. (a) Sputtering de alumínio. (b) Aplicação do fotorresiste. (c) Fotogravação para a abertura da região da porta e definição dos contatos elétricos. (d) Corrosão do alumínio. (e) Limpeza orgânica para eliminação do
fotorresiste. (f) Corrosão do óxido das costas e sputtering de alumínio nas costas da lâmina.
Então, realizamos mais uma etapa de litografia para definição dos contatos elétricos e abertura da porta (Figura 3.17 (c)), corroemos o alumínio utilizando uma solução de H3PO4 e HNO3 (Figura 3.17 (d)). Novamente removemos o fotorresiste e
fazemos uma limpeza orgânica, Figura 3.17 (e). Por fim, corroemos o óxido nativo das costas da lâmina e depositamos 300nm de alumínio utilizando a técnica de sputtering, Figura 3.17 (f).
Após a metalização, é preciso fazer o recozimento da lâmina para melhorar os contatos ôhmicos, formando, assim, uma liga intermetálica e alinhando os níveis de Fermi dos dois materiais.[32,40]
Com os dispositivos eletricamente prontos, precisamos partir para a etapa de isolação elétrica. Esta etapa é o que permite realizar medidas em meio líquido. Para
isolar os dispositivos fizemos mais uma fotogravação, agora utilizando o fotorresiste 4620. Este fotorresiste se difere dos outros pois ele apresenta uma espessura muita maior. Se aplicado com rotação igual a 5000 rpm ele nos fornesse uma espessura igual a 2,0 µm.
Assim, fotogravamos um padrão que deixava apenas a porta e os pads (regiões usadas para fazer o contato elétrico com o chip) expostos, como mostra a Figura 3.18 (b). Este fotorresiste foi aquecido a 120°, por cerca de 40 minutos, para que ele vitrificasse, evitando que ele saísse quando colocado em solução, garantindo a isolação elétrica.
Figura 3.18: Desenho representativo da última etapa de fabricação. Etapa para a isolação elétrica do dispositivo ,deixando apenas a porta exposta. (a) Aplicação do fotorresiste. (b) Fotogravação para
abertura da região de porta.
Em seguida, estes dispositivos foram soldados e encapsulados pelo Centro de Tecnologia da Informação Renato Archer (CTI Renato Archer). Por fim, as soldas e toda a região metálica do chip foram isoladas com cola epóxi para evitar curto circuito, Figura 3.19 (a).
