Dete ção de Pi os

O dete tor de pi os é um algoritmo relativamente simples, mas ne essário para dete tar

de maneira orreta os pi os que realmente interessam (evitando pi os falsos, omo será

des ritoaseguir). Osinal quesaidoltro asado ontém inúmerospi oslo ais,devido a

onda portadora. A dete ção do primeiro e o é relativamente mais simples, pois se trata

domaior pi o na saída doltro. Porém, nas simulaçõesfoi observado queo segundo e o

nãoéosegundo maiorpi o namaioriadasvezes,jáqueoprimeiroe oainda ausaoutros

pi os na saída. Desta maneira é ne essário um ritério que evite a dete ção de um pi o

referente aindaao primeiroe o omo sendo o segundo e o.

Para isso foi desenvolvido um algoritmo que onta om "tempos mortos", que são

intervalos de tempo onde o dete tor de pi os é desligado. A gura 4.12 mostra um

exemplode um sinal e osseguintes parâmetros onguráveis:

•

DELAY-Esteparâmetronãofazpartediretamentedodete tor,massimdaprópria aquisiçãodo sinal. Este valoré uma janela no tempo no qual asamostras do sinal

são ignoradas.

PTIME

DTIME

DELAY

SIZE

trigger

Figura 4.12: Parâmetros onguráveisna dete ção de pi os

•

PTIME- Este parâmetro representa a janelano tempo emque o dete tor de pi os irá pro urar o primeiro pi o. Isto serve para o pro essamento o orrer em tempo

real, e não seja pre iso pro urar nosinal inteiro o maior pi o, e só depois pro urar

osegundo.

•

DTIME - Este parâmetro é a janela de tempo a partir do nal da pro ura pelo primeiropi o (nalde PTIME),que odete tor de pi os parade fun ionar,de modo

a não dar omo resultado do segundo e o um pi o ainda perten ente ao primeiro

e o. Este tempo pode ser determinado tomando omo base a espessura mínima

esperada daparede, epodeser atualizadoa adanovainsoni ação,tomando omo

base ovalor daúltimaespessura determinada.

Com a orretadeterminação destes parâmetros, a dete ção dos pi os se torna muito

mais pre isa,e osresultados mais onáveis.

Para melhorar a e iên ia do algoritmo, o sinal passa primeiro por um dete tor de

pi os lo ais, que pro ura pontos maiores que seus 4 adja entes, isto é, os dois pontos

anteriores e posteriores a ele (isso é feito visando pro urar pi os desta ados no sinal, o

quegeraumaenvoltóriamaissuavedomesmo). Comissoeliminam-seospi ospresentes

devido aos i los do sinal, epassa-se a observar apenas os pi os quemostram apresença

do sinal na saída do ltro asado. Essa envoltória passa então pelo dete tor de pi os

expli ado anteriomente. Dessa maneira, a pro ura do segundo pi o é dependente tanto

dotempomortoquantodapresença depi os naenvoltóriadosinal. Agura 4.13mostra

(a) (b)

Figura 4.13: Exemplo dodete tor de pi os lo ais, resultando naenvoltória dosinal.

Sãodete tadas asenvoltóriaspositivae negativa,poisno asodosegundo e o pro ura-se

opi o negativo

o dete tor de pi os, que pro ura o maior (ou menor) valor dentrodas janelas de tempo.

Porém, a dete ção de pi os lo ais foi odi adaem MATLAB (Mathworks, EUA) e fun-

ionou omo planejada,  andofaltando apenas a trans rição do ódigo emmatlab para

VHDLparaque sejaimplementadanosistema. O ódigoemMatlabpode ser en ontrado

noanexo A.

4.3 Sistema Proposto

Com osparâmetros doltro denidos através das simulações, sua implementaçãodigital

pode ser feita na FPGA. A FPGA abrigará não apenas o ltro, mas todo o ir uito

responsável pela aquisição e pro essamento de sinais. A gura 4.14 mostra um esquema

de blo os do ir uito.

Os blo os apresentados nagura 4.14 são responsáveispelas seguintes funções:

•

MUX -Não faz partedo ir uitodaFPGA, porémé ontroladopor ela. É respon- sável por sele ionar qual sinal será analisado, para asos em que haja mais de um

transdutortrabalhando.

•

Condi ionador de sinal - Também não faz parte da FPGA, mas é essen ial para o trabalho da mesma. É neste blo o que o o sinal será ltrado (por um ltro

Figura 4.14: Diagramade blo os simpli ado dosistema implementandonaFPGA

desenvolvimento na Es ola Polité ni a no formato de uma pla a om dimensões

padrãoPC-104.

•

Controlede Aquisição-É nesteblo oqueosparâmetrosDELAY,PTIME,DTIME e SIZE (que serão expli ados na seção 4.2.3) são apli ados no sinal, e apenas a

porçãode interesse será passada para oresto dosistema.

•

Memória para Sinal e Pi os- Este blo o serve para armazenar totalmente o sinal amostrado,para averiguação doalgoritmo e qualquer outro tipo de função quene-

essitedosinalporinteiro,etambémospi osdete tadoselo alizaçõesdosmesmos.

Quando osistema estiver totalmentefun ionando e aprovado, não será mais ne es-

sário salvaro sinal por ompleto, mas apenas as lo alizações dos pi os (ou seja, os

TOAs dos e os dosinal).

•

Filtro Casado - Este blo o implementa o ltro asado F1B. Conforme expli ado anteriormente,sua funçãoselimitaasomarousubtrairamostrasdosinal,dea ordo

omo ódigo es olhido (armazenado omo sua função de transferên ia).

•

Dete tor de Pi os - Este blo o implementao algoritmode dete ção de pi os on- gurávelque será expli ado naseção 4.2.3.

•

Controladorde Parâmetros-Neste blo osãoarmazenadostodososparâmetros on- guráveisdos outrosblo osdosistema. Eleéresponsávelporre eberosparâmetros

dousuárioe os repassar para ada blo o.

•

Controladorde I/O- Esteblo oéquemfaz ainterfa ede qualquerdado quequeira entrar ou sair da FPGA. Como o barramento de omuni ação om o omputador

temumnúmeroinferiordebitsaone essárioara ontrolartodososblo osdaFPGA,

esteblo ofaz amultiplexagemdos dados, apartirde endereços tambémforne idos

apartir do omputador.

•

Computador-Esteéoblo oquein luiomi ropro essadorresponsávelpelo ontrole dosistema. No aso deste trabalhoele éum omputadorpadrão PC-104..

Como dito anteriormente, este sistema deve fun ionar em tempo real, e também foi

de idido que o mesmo deve fun ionar em sampling-time. Deste modo, a ada período

de amostragem do sinal de entrada, o ltro também gera uma amostra de saída, isto é,

o sinal é pro essado na medida em que é amostrado, não sendo ne essário armazena-lo

que seja pro essado durante a aquisição de um novo sinal. Para esse desenvolvimento

emsampling time foi ne essário estudar uma maneira de fazer o pro essamento em alta

frequên ia, om altonívelde paralelismo,e essa abordagemnão foi trivial. A seguir será

expli adoo desenvolvimentodos prin ipaisblo os do sistema. No Cpodem ser vistosos

ódigosemVHDL dos blo os, enoanexo B podemse vistososesquemáti os dosistema,

sendo o esquemáti o da página 114 o diagrama de blo os prin ipal do sistema. Neste

esquemáti o temosos seguintes prin ipaisblo os:

4.3.0.1 Controle de Aquisição

Emprimeirolugar,foine essáriodesenvolverosblo osque ontrolassemofun ionamento

do sistema. Um onjunto de três blo os des ritos a seguir é responsável pelos sinais de

ontrole do sistema, que guiarão os outros blo os a exer erem suas respe tivas funções.

São eles:

•

Delay A q - Blo o que ontrola o tempode delay entre o re ebimento do trigger,e o iní io da aquisição. É basi amente um ontador sensibilizado pelo trigger, e no

•

Controle A q - Este blo o é ontrolado pelo sinal de ini io de aquisição, e pelo parâmetroSIZE(tamanhodosinalquedeveseraquisitado). Tambémébasi amente

um ontador, e indi apara outros blo os por quantotempo (amostras) osistema

deve aquisitare ltrar osinal.

•

ControleDete -Blo oqueatravésdosparâmetrosdedete çãodepi osgeraossinais que ontrolarãoos intervalosde tempode fun ionamentododete tor de pi os.

4.3.0.2 Trigger

Todoofun ionamentodosistema(aquisição,ltragem, armazenamentodos sinais)édis-

paradoapartirdeum sinaldetrigger,eno aso dopig, essetriggerviráde umodmetro.

Porém, omo o sistema foi desenvolvido visando diversos tipos de testes, também foram

adi ionadasas opções de trigger interno (geradovia software), ou um trigger externo de

uma fonte qualquer. O trigger que será utilizado é sele ionado por um MUX, e por um

sinal de ontrole denido omo parâmetro de inspeção. Além doMUX, foi desenvolvido

umblo opara dete tar asos de re-trigger(blo oDete ta trigger),istoé, um novo trig-

ger hegadurante nomeio daaquisiçãodosinal. Neste asoosistema desprezaesse novo

trigger,mas atualizaopróximoendereçode aquisiçãoatual(emsuma,osistemadespreza

o ponto de aquisição que gerou o novo trigger). O blo o libera a entrada de um novo

triggerapenas quando o sistema a abaa aquisição e pro essamento dos dados, deixando

de enviar osinal que indi a este estado (esse sinal égerado pelo blo oControle a q).

Como últimodetalhe, évalido itarqueosistema também onta om um dete torde

quadratura e um ontador, que servem para tratar os sinais vindos de um odmetro, ou

de um en oder, e transformarestes sinais emtrigger, a partir de uma resolução denida

também omo parâmetro de inspeção.

4.3.0.3 Filtro asado

Como dito anteriormente, o ltro asado deverá fun ionar em sampling-time, e om a

abordagem do ltro de oe ientes de 1 bit, a ltragem se resume na utilização de so-

madores e subtratores de amostras (para que possamos somar e subtrair as amostras,

onforme o ódigo denido para o ltro). Quando o oe iente do ltro for igual a 1,

adeiade atrasadores (que onsiste basi amenteemdiversos registradores emsérie) para

trabalhar om diversas amostras do sinal ao mesmo tempo (a quantidade de amostras

ne essárias éigual ao númerode oe ientes doltro).

Aidéiaseria olo ara adeiadeatrasadores,einserirtodasasamostrasemumgrande

somador, onformemostraoexemplodagura4.15(noexemplodaguraéimplementado

um ltrohipotéti o om oe ientes iguais a-1,1,-1,1,1). Essa abordagemimplementaria

oltro omo desejado, eiria gerarresultados emsampling-time.

Figura 4.15: Exemplo de uma onguraçãode um ltro qualquer, om somadores em

série

O problema é que quando o ltro foi implementado desta maneira em VHDL, o

mesmo não onseguiu fun ionar na frequên ia de amostragem do sistema (

50 MHz

).

Para resolver esse problema de idiu-se onstruir um ltro emestágios, fun ionando om

somadores as ateados. Agura4.16mostraosinaleodiagramadeblo osdeumexemplo

de ltro om ódigo de Barkerde 2 bits, um i lo por bit, om uma taxade amostragem

de 4 amostraspor i lo.

Neste aso, o primeiro estágio do ltro divide o sinal amostrado em dois blo os,

realiza as operações om ada metade do sinal, e depois soma o resultado das metades,

gerando o resultado nal. Neste aso temos que no primeiro estágio o ltro soma as

duasprimeirasamostrasesubtrai ater eiraequarta, alémde subtrairaquintaesexta e

somar as duas últimas separadamente. Após isso, no segundo estágio, o sistema apenas

soma osresultados. Essa abordagemgera resultados om atrasos iguais aquantidade de

(a)

(b)

Figura 4.16: Ema) oltro de 2bits, e suas respe tivasamostras, e emb) odiagrama

representando a implementaçãodomesmo

4.3.0.4 Dete tor de pi os

Como expli ado na seção 4.2.3, o dete tor de pi os foi implementado no sistema, e os

sinaisque ontrolamseufun ionamentovemdoblo oControleDete . Elere ebeumsinal

pro uraropi onegativo(menorvalordentrodajaneladetempo),querepresentaoTOA

dasegunda parede. A pro ura dopi o negativoo orre devido ainversão de fasedo sinal

nareexão dasegunda parede, expli adana seção 3.1.3.

4.3.0.5 Demais blo os

Além dos itados a ima, o sistema onta om outros blo os que ompletam sua fun io-

nalidade. São blo os de ontrole da omuni ação om o PC-104, blo os de registro dos

parâmetros denidos através do PC, blo os que geram os endereços de es rita e leitura

de memória, blo os para leitura de en oder e blo os de memória para salvar os dados

da inspeção. O sistema também permite que o usuário sele ione se quer salvar o sinal

original,ouo sinal ltrado(visando prin ipalmente testes om pro essamento o-line).

4.3.1 Pla a Pulsadora

Para o fun ionamento de todo o sistema, também é ne essário um módulo apaz de

ex itar os transdutores om o ódigo de Barker es olhido. Como essa ex itação envolve

altas tensões (em torno de

150 V

) e altafrequên ia (de

5 MHz

) o ir uito não tem um

desenvolvimento simples.

Para resolver este problema está emdesenvolvimento tambémnaEs ola Polité ni a,

uma pla a pulsadora/re eptora. Essa pla a será responsável por ser o ondi ionador de

sinaldes rito naseção 4.3. Elaproduziráo sinal de ex itaçãodotransdutor, assim omo

re eberá oe o paradepoisenviá-loparapro essamento. Oe o dosinal transmitidovolta

pelomesmo anal de envioeé então ampli adoem40dB,para então ser transmitidoao

módulo de pro essamento. A pla a tem dimensões padrão PC-104 e barramentopadrão

ISA para omuni ação om a pla a que ontém o ir uitode pro essamento,e o próprio

PC-104. A gura 4.17 mostraum diagramade blo os dessa pla a.

As ara terísti as deste módulosão:

•

4Canais para onexãode transdutores, multiplexadosemuma saída.

•

Cone toresCoaxiais.

•

Transistores de altavelo idade ealtaisolação Supertex modelo MD1210.

•

Gate Driver Supertex modelo TC6320, para a ionamentodos transistores.

Canal

0

Canal

1

Canal

2

Canal

3

Driver

de Alta

Driver

de Alta

Driver

de Alta

Driver

de Alta

TRIGGER IN

_{TRIGGER OUT}

PROCESSADOR DE SINAL

COMANDOS

DO PC-104

FPGA

MUX

4:1

AMPLIFICADOR

40 dB

Figura 4.17: Diagrama de blo os dapla a pulsadora/re eptora

•

Alimentação de alta-tensão externa.

•

TriggerIN/OUT omum a ada quatro anais,para debug.

•

Ganhode ampli ação dosinal de RF ongurável.

•

FPGA que ontrola a ex itação.

O fun ionamento dapla a é oseguinte: suponha quese queira dispararo transdutor

do anal 3; a sequên ia de omandos que deve ser dada para os disparos deve partir do

PC-104, que deve programar os registradores internos da FPGA do módulo Pulsador-

Re eptor om o ódigo aser pulsado,qualdos anais será pulsadoe exe utaro omando

de start, para iní io das transmissões.

A partir deste instante, o Mi ro omputadorPC-104 só entra emação quando quiser

parar as transmissões, modi ar o formato da onda ou ainda tro ar de anal. Quem

ontrola os disparose também atransmissão do sinal de retorno para apla a é a FPGA

destemódulo.

O ir uito arregado naFPGA ontrola os disparosde alta-tensão através dos sinais

de ontrole dos gate drivers.

Ao ini iar os disparos, a FPGA também deve dire ionar o anal orreto do MUX,

para queo e o dosinal transmitido possa ser re ebido e ampli ado.

5 Testes reais

Os testes reais foram divididos em duas etapas. Na primeira etapa foi utilizado um

orpo de prova mais simples (denominado orpo de prova 1) para se obter resultados

preliminares sobre o algoritmo. Na segunda etapa foi utilizadoum orpo de prova mais

omplexo (denominado orpo de prova 2) que nada mais é que um pedaço aplainadode

oleodutoreal, orroído. Neste momentoé importante ressaltarque todos os testes foram

feitos omágua,enãopetróleo. Ondasa ústi astem o omportamentomuitosemelhante

nestesdois líquidos. Adiferença quepode ser en ontradanopetróleoéaadição de ruído

nossinaisdevidoaparti ulados,mas omovimosoalgoritmoreagebemmesmo omaltos

níveisde ruído. A es olhadaágua visouagrandefa ilidadenahora de realizarostestes,

prin ipalmentenamanipulação dos orpos de prova, etambémofato que não seria fá il

ter a esso aoóleo.

5.1 Primeira etapa

Na primeira etapa, o sistema utilizadopara gerar os pulsos é omposto por um ampli-

ador de potên ia (Amplier Resear h, EUA) modelo 150A100A para ex itar os trans-

dutores(enquanto apla apulsadora não está disponível), eum geradorde funções(Tek-

tronix, EUA) modelo AFG 3102 para gerar os ódigos de ex itação que devem ser envi-

ados. Os e os então são adquiridos e digitalizados por um Os ilos ópio digital (Agilent,

EUA) modelo DSO 6032A, para posteriormente serem analisados o-line em MATLAB

(Mathworks, EUA). Com isso foi possívelanalisar o algoritmo sem a ne essidade dosis-

5.1.1 Corpo de Prova 1

O orpo de prova para os testes reais é uma peça de alumínio usinada em degraus. A

gura 5.1 mostra essa peça. Ela será utilizada para a primeira etapa pois omo suas

dimensões são onhe idas pode-se al ular a e iên ia do algoritmo em fun ionamento.

Oseu formatoemdegrausnos permitetestarvárias situações, in lusive om sobreposição

dos sinais para osdegraus de menor espessura.

(a)

(b)

Figura 5.1: Corpode prova de alumínio,usinado omouma es ada om diversas

espessuras de degraus. (a) Imagem real e(b) suas dimensões

5.1.2 Resultados

Foram feitos testes de dete ção utilizando os ódigos denidos na tabela 4.2. Os sinais

digitalizadospeloos ilos ópioforamtransferidos paraum omputador. EmMATLAB os

sinais foramltrados por ltros asados ujas funções de transferên ia eram os referidos

ódigos.

para dete ção dos pi os orretos de ada e o, e onsequentemente, o instante em que

os mesmos o orreram. Neste aso, não foi utilizado o algoritmo de dete ção de pi os,

para que o resultado fosse apenas inuen iado pelo ódigo es olhido. Como já foi dito,

a dete ção de pi os ainda pode ser melhor desenvolvida de modo a dete tar om maior

erteza os pi os orretos.

Tabela 5.1: Resultados (em

mm

)dos testes om o orpo de prova de alumínio.

Código Degrau 1 Degrau 2 Degrau 3 Degrau 4 Erro médio

(50 mm) (10 mm) (5mm) (2.0 mm) 2x3 50,00 9,95 5,07 2,63 10,8 % 2x8 50,00 10,59 5,13 5,78 65,8 % 3x3 50,00 9,95 4,49 4,43 36,9 % 3x4 50,00 9,95 5,13 5,00 50,7 % 7x1 50,00 9,95 5,07 2,05 1,1% 7x2 50,00 9,95 5,07 2,05 1,1%

Oerromédiopresentenatabela5.1.2foi al ulado omoamédiadoserrosper entuais

para osdegraus de 10,5 e 2mm

Para os 2 primeiros degraus, as medições foram prati amente perfeitas, om todos

os ódigos hegando no mesmo resultado (ex eção do ódigo de 2 bits, 8 i los por bit,

que teve diferença de apenas uma amostra no sinal digitalizado). O primeiro degrau foi

utilizado omo base para deniravelo idade daondanoalumíniopara então al ularas

outrasdistân ias.

Já noter eirodegrau(5mm),asdiferenças foramumpou omaiores,prin ipalmente

para o ódigo de 2 bits e 8 i los por bit, que hegou a 15% de diferença para o espe-

rado. Ainda assim, são resultados muito bons para umainspeção, quepoderiamforne er

informaçõesmuitopre isassobreoestadodatubulação. A gura5.2mostraum exemplo

dosinal resultante dainspeção (7 bits, 2 i los, no degraude 10mm), e asaída do ltro

asadopara este aso.

Per ebe-se pelagura5.2queose os ammuito larosnasaídadoltro,equepara

No documento Processamento de sinais para inspeção de corrosão em dutos por PIG ultrassônico usando... (páginas 69-86)