Este capítulo trata da simulação, detalhando os procedimentos utilizados, feita no software de eletrônica de potência PSIM.
Para deixar a simulação mais próxima à realidade, o controlador foi simulado na forma de software embarcado, discretizado, ou seja, ele foi implementado em linguagem de programação. Assim, esse código referente ao controlador é compilado em tempo de simulação cada vez que o bloco referente a ele é chamado por uma rotina de interrupção, que é explicada nos parágrafos que seguem. Dessa forma, quando o sistema em questão for implementado em bancada em um projeto futuro, o código que descreve o controlador será implementado em uma rotina de processamento digital (DSP). Foi necessário, então, utilizar um conversor A/D para transformar o sinal analógico medido de tensões e correntes em sinal digital para ser enviado ao bloco que representa o DSP, onde é implementado o controle. Além disso, foi implementada uma rotina de interrupção para funcionar como o processo de amostragem à frequência de amostragem do controlador que, conforme mostrado na Tabela 2.2 é igual a 20 kHz. Dessa forma, a cada período de 20 kHz, que, no caso, corresponde aos picos e vales da portadora triangular da modulação PWM, ocorre a amostragem.
No instante em que ocorre a amostragem, o controlador implementado no DSP lê o valor dos sinais de entrada, enquanto, ao mesmo tempo, os sinais de saída calculados por ele que, no caso, correspondem aos sinais de entrada para a modulação PWM, são enviados a este circuito modulador. Como no instante da amostragem a rotina de interrupção foi acionada, no instante imediatamente após, o bloco acionado por essa rotina, ou seja, o controlador, não irá ler nenhuma entrada nem enviar sinais de saída. Esse bloco somente vai executar o algoritmo de controle desenvolvido no Capítulo 2, a fim de calcular quais serão as tensões abc de saída do instante de amostragem seguinte para a modulação PWM. Portanto, essa rotina de cálculos do controlador no DSP ocorre no intervalo entre um instante e outro de amostragem, de
34
forma que, sempre quando o próximo pico ou vale da portadora for atingido, o processo descrito nesse parágrafo será feito novamente.
Para gerar essa interrupção foi feita uma lógica usando comparadores e um elemento OR. Primeiramente foi feita a comparação entre a portadora triangular do PWM, que tem frequência igual a 10 kHz e amplitude variando entre -1 e 1, com os próprios valores -1 e 1; e então as duas saídas respectivas a cada comparador seriam as entradas do OR. Dessa forma, enquanto a portadora não tivesse atingido nenhum dos limites, então a saída do OR, correspondente ao flag de interrupção, teria valor zero; e quando ela atingisse os valores -1 ou 1, o flag da interrupção assumiria valor 1, e a rotina de interrupção seria acionada. Contudo, um problema encontrado nessa lógica e que nem sempre os DSPs são capazes de implementar a onda triangular com seus extremos assumindo os valores -1 e 1. Portanto, foi necessário reajustar a onda triangular do PWM para os extremos 0 e 1, bem como os sinais que serão comparados nessa modulação, somando um offset de 1 e dividindo por 2. Feito isso, a lógica para gerar a interrupção se manteve a mesma, exceto pelos novos extremos de comparação que foram de fato usados em simulação: 0 e 1.
Após dada essa visão geral do esquema de simulação, ela será então explicada mais detalhadamente ao longo deste Capítulo. Primeiramente, é mostrado na Figura 4.1 o diagrama em blocos do controle. Nela, as tensões e correntes trifásicas são denominadas Vabc e Iabc, respectivamente, Vabc_PLL é a tensão trifásica sincronizada com a frequência da rede, e p* e Iabc_ref são as referências para a potência ativa e as correntes trifásicas, respectivamente.
35
Figura 4.1: Diagrama em blocos do controle.
A partir do diagrama em blocos dado na Figura 4.1, verifica-se que foi usado um PLL trifásico para rastrear a componente de sequência positiva da tensão !gi"à na frequência fundamental e, assim obter sua fase. Esse procedimento é essencial em diversas aplicações para que se obtenha referências de corrente de sequência positiva (4gi"à ) precisas. A maioria das aplicações de conversores estáticos conectados à rede requer que a tensão da rede e, no caso, a corrente sintetizada pelo conversor estejam em sincronismo. Porém, na maioria dos casos, o sinal de referência obtido através da tensão da rede possui ruídos e componentes harmônicas, além da fundamental. Além disso, o sistema trifásico pode conter desbalanços originados por componentes de sequência negativa ou zero. Em todos esses casos, é necessário garantir que o sinal, seja ele de corrente ou tensão, sintonizado pelo conversor esteja em sincronismo com a rede. O PLL é a solução mais aceita atualmente para garantir esse sincronismo entre sinais que variam no tempo [17]. O desenvolvimento para obtenção dos ganhos do PLL que estão apresentados a seguir foi feito com base no trabalho de Rolim, Costa e Aredes [17].
De acordo com [17], o comportamento linearizado do PLL pode ser descrito pelo diagrama em blocos simplificado mostrado na Figura 4.2, no qual se observa que para o filtro LF (loop filter) é considerado que ele atua como um controlador PI na configuração em paralelo, e tem como sinal de saída uma frequência angular Vf(t) referente ao erro de rastreamento da fase '166h. Além disso, o oscilador VCO (voltage –
Passa-Baixas (f=1kHz) Teoria pq Transformada Inversa de Clarke PI PWM Vabc PLL Transformada de Clarke Transformada de Clarke Vabc_PLL P* Iabc_ref Iabc -++ +
36
controlled oscillator) é modelado como um integrador e a frequência angular #h do sinal de saída gerado por ele é dada pela soma do sinal Vf(t) com #$, chamada de frequência central.
Figura 4.2: Diagrama de blocos simplificado do PLL.
Assim, a função de transferência de malha fechada desse sistema fica na forma
â9:; ='h9:;
'19:;=
<-: + <2
:a+ <-: + <2, 94.1;
podendo ainda, ser reescrita na forma
â9:; = 2ä#3: + #3
a
:a + 2ä#3: + #3a, 94.2;
onde #3 = ã<2 e ä = <-/2ã<2 .
Para uma resposta transitória sem oscilações é aconselhável que se use ä ≈ 0.7 e que a largura de banda #3 seja estreita, a fim de garantir imunidade ao ruído. Essa largura de banda pode ser considerada como sendo aproximadamente o lock range, ou seja, o intervalo de captura, do PLL.
Sendo assim, foi escolhido ä = 0.7 e uma largura de banda estreita "3 =
0.2 Hz (#3 = 1.2566 rad/s), e os valores calculados para os ganhos do PI são dados na
Tabela 4.1.
si
K
p
K + s
1
)
(t
erro
φ
)
(t
e
φ φo(t)
+
+
−
0
ω
Vf(t)37
Tabela 4.1: Ganhos calculados do PLL. <-_->> 1.76 rad/s
<2_->> 1.58 rad²/s²
Entretanto, uma banda #3 estreita pode gerar problemas no sincronismo durante o transiente inicial, principalmente se o sinal de entrada contiver harmônicos de ordem elevada ou componentes sub-harmônicas; bem como se a diferença entre a condição inicial de saída do sistema e a referência for superior que o intervalo de captura.
Como forma de solucionar esse problema, pode-se sintonizar o PLL com frequência central igual a da rede, no caso, #$= 60 Hz, além de limitar a saída do PI, ou seja, do filtro de loop. Sendo assim, a variação de frequência do sinal de entrada do VCO ficará em torno da frequência fundamental da rede mais ou menos o lock range.
Entretanto, sabe-se que em algoritmos onde se tem a saturação após o controlador em um sistema realimentado, e que o controlador tem uma parcela que integra o erro, há maior propensão à ocorrência do fenômeno de Windup. Esse problema se dá pelo caráter acumulativo do integrador, que continua aumentando seu valor a partir do sinal de erro, mesmo que a saída do controle não se altere devido à saturação. Com isso, um sinal de controle em valores mais altos do que o real pode ser gerado quando o saturador deixa de funcionar. Portanto, é necessário utilizar uma estratégia de Anti-Windup.
No caso, a estratégia adotada foi a de limitar a saída do PI no próprio controlador, ou seja, imediatamente após calcular o valor da saída do PI, verifica-se se ele está dentro dos limites (em torno da frequência fundamental da rede mais ou menos o lock range, conforme mencionado no parágrafo anterior) antes de prosseguir o algoritmo. Caso ele não esteja, o valor é modificado instantaneamente para o limite máximo ou mínimo (que são calculados mais a frente no texto), para que a saída do controlador não assuma um valor além do limite. O pseudoalgoritmo usado está descrito a seguir, porém antes de mostrá-lo, foi exposto o desenvolvimento feito para discretizar o controlador PI, uma vez que a simulação considerou um controlador discretizado. Nesse caso, usou-se a transformação bilinear.
Entre os métodos existentes para transformação do domínio contínuo para o discreto, a transformação bilinear é largamente usada devido à sua propriedade de
38
mapear o semiplano lateral esquerdo do domínio contínuo dentro do círculo de raio unitário no domínio discreto; o que garante que a estabilidade do sistema é mantida. Nessa transformação, o s de Laplace se relaciona com a variável z da transformada z como é mostrado em:
: →2
%:
ë − 1
ë + 1=, 94.3;
onde T é o período de amostragem do controlador. A função de transferência do PI é dada por:
!"9:;
'166h9:;= <-+
<2
: . 94.4;
Assim, substituindo (4.3) em (4.4), tem-se
!"9ë − 1; = '166hí<-9ë − 1; + <20.5%9ë + 1;ì, 94.5;
e multiplicando por ëF_ em ambos os lados chega-se à:
!"91 − ëF_; = '166hí<-91 − ëF_; + <20.5%91 + ëF_;ì. 94.6;
Enfim, sabendo que ëF_ representa um atraso de uma amostra no tempo discreto, é possível obter:
!"î0ï = !"î1ï + <-9'166hî0ï − '166hî1ï; + <20.5%9'166hî0ï + '166hî1ï;. 94.7;
Assim, o pseudoalgoritmo referente à estratégia de Anti-Windup adotada é dado abaixo. Algoritmo 4.1: !"g5ñg> = !"g35162h6 + <-? 9Eg5ñg>− Eg35162h6; + <2? 0.5T9Eg5ñg>+ Eg35162h6; If (!"g5ñg> > MÁXIMO), !"g5ñg> = MÁXIMO If (!"g5ñg> < MÍNIMO), !"g5ñg> = MÍNIMO Eg35162h6 = Eg5ñg>
onde e representa um sinal de erro e T é o período de amostragem do controlador conforme mencionado anteriormente.
39
Para calcular os limites, adotou-se um lock range = 0.6 Hz (próximo de "3). Normalizando os valores pela frequência fundamental 60 Hz, tem-se
MÁXIMO = 1.01 MÍNIMO = 0.99.
Por fim, é dada a seguir a explicação de como foi determinado o sinal do erro (Eg5ñg>). Na Figura 4.3 encontra-se o diagrama em blocos representando o algoritmo implementado na simulação. É possível perceber a partir dele que foi feita uma analogia entre os sinais do PLL e a teoria das potências instantâneas, teoria pq [18]. Assim, considerando a referência de entrada e a saída do VCO representadas no espaço vetorial (por simplicidade, usa-se o plano complexo), tem-se:
#9R; = !Eö9õ5àú; e "29R; = ù2Eö9õ15àú1; 94.8;
Sabendo que o detector de fase é do tipo produto-vetor, conforme dito anteriormente, tem-se
"9R; = #9R;"29R;∗ = !ù2Eö9õFõ1;5Eö9úFú1; 94.9;
passando para a forma retangular (no plano complexo) fica
"9R; = "-+ Z"û = b#ü"2ü+ #†"2†c + Zb#†"2ü− #ü"2†c. 94.10;
Assim, foi usada a parte real como sinal de erro, ou seja, o PLL é do tipo p, fazendo uma analogia a uma potência real fictícia instantânea da teoria pq, se considerar que "29R; é uma corrente fictícia.
40
Uma vez explicado o PLL, vale ressaltar como foram calculadas as correntes de referência abc. Aqui se considera que, o valor das potências ativa (*∗) e reativa ()∗ = 0) de referência são dados e, a partir deles então, são calculadas as correntes de referência abc com base na teoria das potências instantâneas, a teoria pq [18], dado por:
+ü∗ = #ü
#üa + #†a*∗ E 94.11;
+†∗ = #†
#üa+ #†a*∗, 94.12;
onde, +ü∗ e +†∗ são as correntes de referência trifásicas representadas no eixo αβ, e #ü e #† são as tensões trifásicas representadas no eixo αβ.
A partir de (4.11) e (4.12) obtém-se as correntes de referência no eixo de coordenas alfa-beta; basta aplicar, então, a transformada inversa de Clarke para se obter as correntes de referência em coordenadas abc.
4.1. Controle do elo CC
Neste projeto é feita a análise do comportamento do controle de um conversor trifásico quando seu projeto é feito para um modelo de rede, porém usado com outro modelo. Para tal poderia ser feito somente o controle da malha de corrente, podendo a tensão no elo CC ser mantida constante. A fim de complementar o estudo em questão, foi feito também o projeto de um controlador para a malha de tensão do elo CC, no caso, mais externa à de corrente.
Esse controle não foi aplicado nos testes para verificar o comportamento do controle com diferentes modelos de rede; ele foi verificado somente para o modelo simples, a fim de mostrar sua dinâmica.
Nesta seção é explicado como foi dimensionado o capacitor presente no elo CC e a fonte de corrente que o alimenta, representando um sistema de geração de energia, além do controle projetado. Os resultados e suas respectivas conclusões são mostrados no Capítulo 5.
41
A energia produzida pelo sistema de geração é injetada no sistema CA através do controle da potência ativa p. Desconsiderando as perdas no conversor, a potência injetada é a mesma gerada. Sendo a energia armazenada no capacitor do eloCC dada por:
+" = 1
2*!""a, 94.13; Além disso, Para especificação da capacitância do elo CC, costuma-se definir um intervalo de tempo hipotético, que seria necessário para descarregar toda a energia armazenada, caso a potência fosse mantida constante e com seu valor nominal nesse processo. Esse intervalo de tempo pode ser definido como “constante de inércia” (analogamente ao usado em máquina síncrona) conforme mencionado em [19]. Dessa forma, tem-se:
° = +"
f 94.14;
onde ° é a constante de inércia e adotou-se o valor de 1 ciclo para ela, ou seja, aproximadamente 17 ms; e S é a potência aparente do conversor de 10 kVA
Dessa forma, substituindo (4.14) em (4.13), chegamos à:
* =2f°
!""a 94.15; que resulta em um capacitor de 2.2 mF, condizente com valores encontrados na literatura.
A fonte de corrente também foi dimensionada para fornecer 10 kW de potência, e portanto assume o valor dado por:
* = !""45, 94.16;
onde 45 é igual a 25 A.
O passo seguinte foi modelar o elo CC, ou seja, obter sua função de transferência, para projetar o controlador PI dessa malha de controle. Nesse caso, como a forma de onda da tensão de referência é contínua, é possível reduzir o erro a zero em regime permanente usando esse controlador.
42
A função de transferência obtida [20] é dada por: !""9:;
*9:; =
1
:*!""$. 94.17; onde !""$ é a tensão média no capacitor, no caso, 400 V.
Sendo assim, o diagrama em blocos do controle é mostrado na Figura 4.4.
Figura 4.4: Diagrama em blocos da malha de controle do elo CC.
Para o projeto do controlador PI considerou-se como parâmetros um tempo de assentamento de 0.067 s, considerando uma margem de 2% do valor final, equivalente a aproximadamente quatro ciclos, e um overshoot de aproximadamente 10%. Esses parâmetros de projeto considerados equivalem no domínio da frequência a uma largura de banda de 200 rad/s e a uma margem de fase de 80°. Os ganhos ¢-_"" e ¢2_"" são mostrados na Tabela 4.2 e na Figura 4.5 encontra-se a resposta ao degrau da função de transferência em malha fechada para o controle do eloCC.
Tabela 4.2: Ganhos do elo CC calculados. <-_%% 174 W/V <2_"" 6136 Wrad/(sV)
s
K
K
i cc cc p _ _++++
0
1
cc
sCV
43
Figura 4.5: Resposta ao degrau do sistema em malha fechada.
Neste capítulo foram detalhados alguns procedimentos usados na simulação como a rotina de interrupção e o PLL. Além de mostrar como foi feito o controle no elo CC. No Capítulo 5 que segue serão mostrados os resultados obtidos através das simulações feitas. 0 0.02 0.04 0.06 0.08 0.1 0.12 0.14 0 0.2 0.4 0.6 0.8 1 1.2 1.4 Tempo (s) Te ns ã o (V ) Vcc
44
Capítulo 5
Resultados
Neste capítulo são mostrados os resultados das simulações do sistema feitas no ambiente PSIM [15]. No estudo foi usado como critério principal de avaliação de projeto os limites de distorção harmônica, o THD, pois é uma condição importante para garantir a qualidade da energia fornecida pela rede. Portanto, foi medida a distorção para as diferentes configurações da rede, previamente dimensionadas. Os dados usados para realizar as simulações são os mostrados na Tabela 2.2, no Capítulo 2.
Sob o marco regulatório da resolução nº 482 da ANEEL [21], que estabelece as condições gerais para micro e minigeração distribuída, considerou-se a norma NBR 16149 [22] que limita o THD total da corrente como sendo inferior a 5% em relação à corrente fundamental na potência nominal do inversor.
Além disso, o Módulo 8 do PRODIST [23] tem uma proposta, com base nos valores de referência globais, onde para uma tensão de 13.8 kV no barramento o THD de tensão tem que ser no máximo de 10%.
É importante ressaltar que o THD foi medido usando uma ferramenta interna do PSIM, e não calculado manualmente. Portanto, é necessário atentar para o fato do período usado para medir esse THD foi de 60 Hz, o que pode deixar algumas componentes harmônicas fora desse cálculo.
5.1. Teste do conversor
A primeira simulação feita foi referente à validação do projeto do controle do conversor para o modelo da rede simples, feito no Capítulo 2.
Na Figura 5.1 é mostrado o rastreamento da corrente na frequência fundamental através da corrente sintetizada na fase A do conversor (Ia) e a de referência (Iaref). Foi obtido um THD de 2.8%, que obedece às condições estabelecidas, e que apresenta maior influência da frequência de chaveamento. Além disso, conseguiu-se um erro no
45
rastreamento da componente fundamental de 0.77% com relação à corrente referente à operação em potência máxima do conversor, no caso, 37 A de amplitude.
Figura 5.1: Correntes na saída do conversor.
Nas Figuras 5.2 e 5.3 são mostradas as correntes trifásicas de saída do conversor e as tensões trifásicas no ponto de conexão comum (PCC), respectivamente. Conforme mencionado no parágrafo acima, o THD para as correntes é de 2.8%; e para as tensões no PCC o THD é de 0.014%.
Figura 5.2: Correntes trifásicas na saída do conversor.
0 0.01 0.02 0.03 0.04 0.05 0.06 0.07 0.08 0.09 0.1 -40 -30 -20 -10 0 10 20 30 40 Tempo (s) Co rr e n te (A) Ia Iaref 0 0.01 0.02 0.03 0.04 0.05 0.06 0.07 0.08 0.09 0.1 -50 -40 -30 -20 -10 0 10 20 30 40 Tempo (s) Co rr e n te ( s ) Ia Ib Ic
46
Figura 5.3: Tensões trifásicas no ponto de conexão comum.
Na Figura 5.4 encontra-se o resultado da resposta ao degrau simulada com a mesma referência (Iaref) usada na Figura 2.4. Ela começa com uma referência de amplitude da corrente de saída de 27 A, referente à potência de 7 kW e, depois de aplicado o degrau, a referência passa a ser 37 A, correspondente à potência máxima de 10 kW do conversor. Uma análise importante, é que o THD se manteve em 2.8%, e continua tendo maior influência da frequência de chaveamento.
Figura 5.4: Resposta ao degrau da corrente de saída do conversor.
Além disso, também se avaliou a resposta em frequência do circuito simulado. O procedimento adotado consistiu em adicionar à referência de corrente na frequência
0 0.01 0.02 0.03 0.04 0.05 0.06 0.07 0.08 0.09 0.1 -200 -150 -100 -50 0 50 100 150 200 Tempo (s) Te ns ã o (V ) Va Vb Vc 0.06 0.065 0.07 0.075 0.08 -40 -30 -20 -10 0 10 20 30 40 Tempo (s) Co rre n te ( A) Iaref Ia
47
fundamental sinais de frequência única, de baixa amplitude comparada à referência e em frequências diferentes da fundamental; e comparar a amplitude desse sinal adicionado com a da corrente de saída na componente de mesma frequência.
Entretanto, a modulação PWM impõe um limite à largura de banda dos sinais de teste. Esse limite, por sua vez, está diretamente relacionado com a frequência de chaveamento #" , e se assemelha ao problema de determinar a frequência de amostragem quando se quer amostrar um sinal contínuo. O Teorema da Amostragem define que a banda do sinal a ser amostrado deve ser menor ou igual que a metade da frequência de amostragem #0. Contudo sabe-se que esse valor é o limite, mas não o ideal para a reconstrução do sinal posteriormente feita através de um filtro. Por esse motivo, faz-se necessário determinar o limite da banda do sinal de forma a possibilitar que se obtenha uma reconstrução mais fiel do mesmo.
Encontraram-se na literatura estudos sobre o espectro produzido pela modulação PWM, com o objetivo de estabelecer um critério análogo ao de Nyquist. Uma técnica amplamente empregada faz uso da extensão da Regra de Carson usada na modulação FM, para um erro mínimo arbitrário no espectro de saída. Em [24] determina-se que uma estimativa conservadora é de que para um sinal de modulação com banda ligeiramente pequena em torno da componente principal, essa banda seja de um terço da portadora, no caso 3.3 kHz. Já em [25] o algoritmo proposto resulta em uma banda máxima para o sinal de 1.9 kHz para a frequência de chaveamento de 10 kHz, com um índice de modulação de 100% e um erro de 10%. Ainda, na engenharia é comum adotar-se como solução simplificada a distância de uma década entre a banda do sinal e a portadora, resultando em uma banda de 1 kHz. Com isso, tendo em vista os três resultados foi escolhida uma banda de 1 kHz para analisar a resposta em frequência do modelo simulado.
A Figura 5.5 mostra uma comparação entre as respostas em frequência da função de transferência que relaciona a corrente medida na linha e a de referência (4234/4617), obtidas com modelo analítico e numérico, nessa faixa de 1kHz. É interessante notar que, para o modelo simulado, o ganho em dB na frequência fundamental (60 Hz) ficou menor na simulação, 0.77% de erro conforme mencionado anteriormente, do que no modelo teórico. Isso se justifica pelo fato de que no modelo teórico não foram incluídos
48
os efeitos do controle feedforward para compensar os atrasos impostos pelo conversor e amostragem.
Figura 5.5: Resposta em frequência dos modelos analítico e numérico.
A partir desses resultados, considerou-se o conversor simulado como um modelo