• Nenhum resultado encontrado

Projeto de sistemas digitais com Altera DE0 board

N/A
N/A
Protected

Academic year: 2023

Share "Projeto de sistemas digitais com Altera DE0 board"

Copied!
1
0
0

Texto

(1)

1 http://www.altera.com.

30º Congresso de Iniciação Científica da UNESP

Thalita Tayane Oliveira da Silva, Leonardo Mesquita

UNESP/Faculdade de Engenharia – campus de Guaratinguetá

Nas últimas décadas, existiu um constante avanço da área de projeto de sistemas digitais, que vem evoluindo através do seu uso em novas tecnologias, ou seja, na complexidade dos módulos necessários para implementação dos projetos e no desenvolvimento de novas aplicações, agregando um número cada vez maior de funcionalidades sobre um único componente. Devido a isto, atualmente, é necessário que os projetistas também se atualizem e aprendam a usar as novas ferramentas de auxílio ao desenvolvimento de projetos bem como a usar os novos componentes específicos disponibilizados para implementação de projetos.

Dentre as plataformas mais usadas destacam-se as baseadas em componentes CPLD e FPGA1. Os dispositivos CPLD e FPGA são componentes reconfiguráveis on-board podendo ser configurados para desenvolver qualquer função digital.

Projeto de sistemas digitais com Altera DE0 board

Introdução

Resultados Objetivos

Discussão Material e Métodos

Conclusões

Financiamento Bibliografia

 Realizar o comissionamento do kit Altera DE board.

 Realizar o aprendizado do fluxo de projeto de sistemas digitais usando a ferramenta EDA Quartus II.

 Desenvolver um projeto de sistema digital realístico sintetizado em componente reconfigurável – FPGA.

O projeto iniciou-se com a realização de uma pesquisa bibliográfica relacionada com a temática da pesquisa. Nessa fase foram usadas a biblioteca e as bases de dados eletrônicas disponibilizadas pela Faculdade. Após isso, realizou-se o comissionamento da plataforma DE0, ação essa baseada na documentação fornecida pelo próprio fabricante, com o intuito de familiarização com as interfaces de entrada/saída existentes, com os modos de configuração do componente FPGA, e com a ferramenta Quartus II. Nessa fase diversos projetos foram executados visando aprender e sedimentar todas as fases necessárias de execução de projetos digitais baseados no uso da ferramenta Quartus II e componente FPGA. Por fim, o modelo virtual de um controlador digital de uma trena eletrônica.

O sensor ultrassônico normalmente emite um sinal eletromagnético, este sinal emitido reflete no objeto e depois é detectado pelo medidor.

O processo de medição é iniciado com a aplicação de um pulso de 5V por 10 µs na entrada de disparo (trigger), em resposta a esse pulso, o sensor transmite 8 pulsos ultrassônicos a 40 kHz e aguarda pelo sinal refletido. Ao receber o sinal de retorno, o pino eco (echo) é colocado em alto (5V), permanecendo neste nível proporcionalmente a distância do objeto. Ou seja, a recepção do sinal determina a distância entre a trena e o objeto conforme indicado pela equação:

distância = [tempo (=largura do pulso eco(‘1’))*velocidade do som]/2.

No projeto da trena eletrônica foi necessário desenvolvermos um circuito de interface com o sensor ultrassônico de distância HC-SR04. O controlador proposto possui como elemento principal o componente FPGA EP3C16F484-C7.

O modelo virtual do controlador foi desenvolvido em VHDL. Conforme indicado na figura abaixo o valor da distância foi inicialmente apresentado em um painel de LED’s. O intervalo de medição de distância ficou entre [0;400]cm.

A pesquisa auxiliou na conscientização sobre a evolução tecnológica na área de projetos de sistemas digitais, mostrando que o uso de FPGA com as devidas ferramentas de apoio, são grandes aliados para a execução de projetos eletrônicos digitais. O uso do FPGA nos projetos, devido a sua alta capacidade lógica, permite o desenvolvimento de projetos de alta complexidade em um único dispositivo.

O modelo virtual da interface foi sintetizado no FPGA EP3C16F484-C7.

No teste final foi necessário a inclusão de 2 circuitos integrados devido a necessidade de realizarmos a compatibilidade elétrica entre o FPGA e o sensor HC-SR04. O CI 7407 foi responsável por elevar a tensão de saída do FPGA de 3.3V para 5V, enquanto o CI 4010 realiza a operação inversa, ou seja, reduz a tensão de saída do HC-SR04 de 5V para 3.3V.

Feito isso, a trena eletrônica respondeu conforme a especificação.

Referências

Documentos relacionados

XXXI Congresso de Iniciação Científica Comportamento de bovinos da raça Nelore em sistemas agrossilvipastoril com linhas triplas de eucalipto Ana Carolina Cavalcante Carriel,