Concepção de Circuitos Integrados Analógicos ENG Eric Fabris. ENG04055 Concepção de CI Analógicos Eric Fabris

(1)

ENG04055 – Concepção de CI Analógicos – Eric Fabris

Concepção de Circuitos Integrados Analógicos

ENG 04055

(2)

Informações Gerais

• Créditos semanais: 4

• Caráter: eletiva

• Professor:

– Eric Ericson Fabris (Teoria,

Eric.Fabris@ufrgs.br, sala 302)

• Atendimento: Segunda 14:30-17:30 – Sala 302

• Página da disciplina:

(3)

Objetivos

• Capacitar os alunos para projetar de circuitos integrados

empregando TJB e MOSFET.

• Introduzir conceitos vinculados com a tecnologia de fabricação

planar.

• Apresentar os modelos elétricos dos dispositivos empregados no

projeto de circuitos integrados analógicos e suas técnicas de

simulação.

• Apresentar as características dos dispositivos passivos disponíveis.

• Analisar a estrutura interna de amplificadores operacionais e alguns

sub-circuitos normalmente utilizados.

• Qualificar o aluno em projeto de circuitos analógicos, apresentando:

– Topologias clássicas e específicas

– Técnicas de layout

– Estratégias de projeto

– Cuidados e pontos críticos no fluxo de projeto

(4)

Pré-requisitos

• Conhecimentos de circuitos elétricos

(linearidade, superposição, equivalentes

Thevenin e Norton, equacionamento de

nós e malhas, fontes controladas,

quadripolos)

• Conhecimentos básicos de física (estado

sólido) e matemática (sistemas de

(5)

Metodologia de Ensino

• Aulas expositivas

• Atividades extra-classe

– É fundamental, que o aluno exercite fora de

aula o conteúdo desenvolvido.

– É igualmente importante que o aluno

complemente seu aprendizado através de

(6)

Programa da Disciplina

1. Introdução e revisão de conceitos

2. Processos de fabricação CMOS e BiCMOS

3. Componentes ativos e passivos

4. Modelos elétricos de transistores MOS e BJT

e resposta em freqüência

5. Simulação elétrica – SPICE

6. Sub-Blocos básicos – Amplificadores,

referências e espelhos de corrente

7. Ruído em dispositivos integrados

(7)

Bibliografia

• CMOS Analog Circuit Design, Phillip E. Allen

and Douglas R. Holberg, Jan 2002. OXFORD.

• MICROELETRÔNICA; SEDRA, ADEL S. &

SMITH, KENNETH C.; Makron Books, 5ª edição

(Bliblioteca da Engenharia)

• Analysis and Design of Analog Integrated

Circuits (4th Edition); Gray, Hurst, Lewis and

Meyer. 2001. Wiley.

• Analog Integrated Circuit Design; D. Johns and

K. Martin, John Wiley and Sons,Inc., 1997

• The Art of Analog Layout – 2nd Ed.; A. Hastings,

Prentice-Hall, Inc., 2005

(8)

• Está previsto a aplicação de duas provas

teóricas cuja média MP será calculada da

seguinte forma:

• (1)

• A média dos trabalhos teórico-práticos e

projetos propostos em aula, denominado de TP,

é determinada por:

• (2)

• onde Tm são as notas dos m trabalhos,

seminários ou projeto.

• O conceito (MF) é então calculado através de:

(9)

9

Cronograma

Datas das Provas:

P1

15 de Outubro de 2010

P2

10 de Dezembro de 2010

EX

17 de Dezembro de 2010

Semana

Tópico

01 11 Ago

1

02 18 Ago

2

03 25 Ago

3

04 01 SET

4

05 08 SET

4

06 15 SET

5

07 22 Set

6

08 29 Set

6

09 06 OUT

6

10 13 OUT

Exercícios - P1 (15-OUT)

11 20 OUT

Semana Acadêmica

12 27 Out

7

13 3 NOV

8

14 10 NOV

8

15 17 NOV

8

16 24 Nov

9

17 01 DEZ

9

18 08 DEZ

Exercícios - P2 (10-DEZ)

19 15 Dez

TCC – Exame

(10)

(11)

(12)

Objetivo do Curso

• Ensinar os princípios básicos para projeto de

circuitos integrados analógicos empregando

tecnologia CMOS.

(13)

Por que Analógico?

• Circuito analógico:

– Dispositivos podem operar em qualquer

condição corrente-tensão fisicamente

atingível

– Lida com sinais em uma ampla faixa de

magnitudes e frequências

– Opera com sinais “contínuos” no tempo e na

amplitude

(14)

Por que CMOS?

• É a tecnologia que apresenta o melhor

custo-benefício para os circuitos digitais:

– Poucas etapas de fabricação

– Alta escala de integração

– Operação com baixo consumo

– Alta velocidade

– Escalabilidade (scaling)

• Como a maior parte dos circuitos atuais é digital,

procura-se adequar as etapas analógicas a esta

tecnologia

(15)

Metodologia de Desenvolvimento

(16)

O que é o Projeto Analógico?

• Definição de Projeto (Design)

– Criar ou executar algo de forma artística ou

empregando técnicas muito apuradas.

Análise versus Síntese (Projeto)

Análise

Sistema

Propriedades

Fluxo do Processo de Análise

Sistema 1

Sistema 2

Sistema 3

Projeto

(Síntese)

Propriedades

Fluxo do Processo de Projeto

Análise

– Dado um sistema busca-se

encontrar suas propriedades. A solução é

única.

Projeto

– Dado um conjunto de

especificações, busca-se encontrar um

(17)

(18)

(19)

O que é projeto elétrico

• É o processo pelo qual, a partir de um

conjunto de especificações, encontra-se

um circuito elétrico que as implementa.

Topologia

Correntes DC

Polarização

Dimensionamento

Projeto Integrado

Analógico

Conjunto de

Especificações

• O projeto elétrico requer modelos elétricos de

dispositivos ativos e passivos para:

– Desenvolver o projeto

– Verificar o projeto

(20)

Projeto Elétrico

• Seleção de uma topologia que a atenda

funcionalidade desejada

• Avaliação da solução proposta

– Pontos fortes e fracos

– Desempenho – teórico

• Modificar a solução proposta para atender as

specs.

(21)

Projeto Físico

• O projeto físico consiste em representar o

projeto elétrico através de um leiaute composto

por distintos retângulos em diversos níveis. Este

leiaute, através do processo de fabricação, dará

origem uma estrutura tridimensional que

(22)

Leiaute

• Tem como entrada o W

–L e o esquema elétrico do sistema (normalmente o

utilizado para simulação).

• Uma ferramenta de CAD é empregada para posicionar cada elemento

geométrico (retângulo) na camada correta e posição correta.

• Durante o processo de leiaute o projetista precisa obedecer um conjunto de

regras de desenho (Design rules) que são vinculadas ao processo de

fabricação.

– As regras de desenho garantem a robustez e confiabilidade de fabricação.

• Acabado o leiaute, inicia-se o processo de verificação através da etapa

inicial chamada LVS

– Layout versus schematic

– O LVS busca verificar se o implementado fisicamente no leiaute representa o

esquema elétrico do sistema.

• Findo o leiaute, tem-se a dimensão física do sistema que permite a

extração de elementos parasitas que integrarão o circuito fabricado.

– Capacitância de um condutor para o terra

– Capacitâncias entre condutores

– Resistências de corpo, de conexão, etc.

• Os parasitas são extraídos e inseridos na base de dados do sistema para

ressimulação.

(23)

Encapsulamento – Packging

• Objetivo

– Proteção mecânica do CI

– Dissipara potência (calor)

– Prover a conexão elétrica e mecânica com o

mundo exterior

• O encapsulamento tem impacto em:

– Parasitas (indutores e capacitores)

– Velocidade

(24)

Etapa de Teste

• Realizar a caracterização de desempenho do

sistema projetado

– Performance real x Especificações

– Comparar resultados medidos com simulações e

predições de comportamento

• Tipos de testes:

– Funcionais – verificação de parâmetros nominais de

desempenho

– Paramétrico – busca caracterizar as tolerâncias

– Estático – Características estáticas DC e AC do

sistema

(25)

(26)

Tecnologias de Fabricação de CI

(27)

Comparação Tecnologia Bipolar x MOS

• Comparação visando propriedades Analógicas

• Qual a melhor opção – Bipolar ou CMOS

– Quase todas a comparações são favoráveis ao BJT, mas se as comparações

forem feitas sob a ótica digital a tec CMOS se ressalta

– Volume de produção é guiado por demanda de sistemas digitais. Logo CMOS é a

opção.

• Adicionalmente

– O potencial de evolução tecnológico para CMOS é maior que para BJT

(28)

(29)

(30)

(31)

Fotolitografia

(32)

Fotolitografia

(33)

Fotolitrografia

• Emprego de Fotoresiste Negativo

(34)

(35)

(36)

(37)

(38)

(39)

(40)

(41)

Influência da Tecnologia no Projeto de CI Analógico

• Característica do Projeto Analógico

Integrado:

– Sinais de amplitude contínuo

– Tempo contínuo ou discreto

– O processamento de sinais depende:

• Resistências, condutâncias e capacitâncias

• Constantes de tempo – RxC

(42)

Influência da Tecnologia no Projeto de CI Analógico

• Influência da tecnologia de integração:

– A precisão do processamento dos sinais depende a

razão de valores

– A faixa dinâmica depende basicamente da

linearidade dos dispositivos e do ruído gerado por

eles

– Os valores dos componentes são limitados pelo

consumo de área ($$$)

– Introdução de elementos parasitas: resistores,

capacitores e indutores

• Isto causa desvios do comportamento esperado

– Influência de circuitos adjacentes fabricados no

mesmo substrato

(43)

Componentes das tecnologias modernas CMOS

• As tecnologias nos fornecem além dos xtores:

– Poços profundos n que podem ser utilizados para

reduzir ruído de acoplamento

– Capacitores MOS variáveis (Varctors) – VCO

– Vários níveis de metal (>6)

(44)

Componentes das tecnologias modernas CMOS

• Frequência de

transição em função

de Vgs-Vt (0,13µm)

• Para NMOS entre

(45)

(46)

Capacitores

(47)

Resistores

• Tipos de resistores

– Resistores implantados e/ou difundidos

– Resistores de poço

(48)

(49)

(50)

(51)

(52)

(53)

Indutores planares

• Implementados empregando as camadas

metálicas

– As camadas mais altas são recomendadas

– Mais de uma camada pode ser utilizada

– Simulação eletromagnética – maior exatidão

(54)

Exemplo - Corte transversal

(55)

Efeitos de Descargas Eletrostáticas – ESD

• O efeito de carga eletrostática ocorre quando 2 materiais são colocados em

contato e depois separados.

(56)

(57)

(58)

Simulação SPICE

Simulation Program with Integrated Circuit

Emphasis

Descrição textual do circuito

Vários formatos: Spectre, HSPICE, Eldo, Spice

Berkeley

O Simulador que utilizaremos chama-se Spice

Opus

(59)

Sintaxe SPICE

 Unidades

Inversor CMOS .include amis_c5n.txt * Fontes de alimentação V1 vdd 0 dc 5 V2 in 0 pulse(0 5 0 200p 200p 2n 4n) * Transistores

M1 vdd in out vdd CMOSP l=0.5u w=2.4u + pd=5.4u ad=1.2p ps=5.4u as=1.2p

(60)

Sintaxe SPICE

 Primeira linha pode ser usada

como título ou comentário

 É ignorada pelo parser do

simulador

(61)

Sintaxe SPICE

 Comentários devem ser

precedidos de

*

M2 out in 0 0 CMOSN l=0.5u w=1.2u + pd=4.2u ad=0.6p ps=4.2u as=0.6p

(62)

Sintaxe SPICE

 Diretiva

.include

permite a

inclusão de dispositivos como

transistores ou modelos de

sub-circuitos.

(63)

Sintaxe SPICE

 Diretiva

.include

permite a

inclusão de dispositivos como

transistores.

(64)

Sintaxe SPICE

 Dispositivos

 Resistor: Rnome

 Capacitor:

Cnome

 Indutor: Lnome

 Transistor

 MOS:

Mnome

 BJT: Qnome

(65)

Arquivo de Parâmetros SPICE

* These parameters are extracted from the process corner wafers that are provided by AMI * In this document slow-fast means: NMOS device slow and PMOS device fast.

* The fast-slow corner means: NMOS fast and PMOS slow. * DATE: May 22/02

* Tech: AMI_C5N

* LOT: T22Y_TT (typical) WAF: 3104 * Temperature_parameters=Optimized

.MODEL CMOSN NMOS ( LEVEL = 53 +VERSION = 3.1 TNOM = 27 TOX = 1.39E-8 +XJ = 1.5E-7 NCH = 1.7E17 VTH0 = 0.6696061 +K1 = 0.8351612 K2 = -0.0839158 K3 = 23.1023856 +K3B = -7.6841108 W0 = 1E-8 NLX = 1E-9

+U0 = 458.439679 UA = 1E-13 UB = 1.485499E-18

(...)

+AGS = 0.1194608 B0 = 2.674756E-6 B1 = 5E-6 +KETA = -2.640681E-3 A1 = 8.219585E-5 A2 = 0.3564792 +AF = 1 KF = 0)

*

(66)

Sintaxe SPICE

 Fonte DC

V

nome

+

nodo1+

+

nodo2-+ DC

tensão

DC

nodo1+

nodo2-AC

nodo1+

nodo2- Fonte Senoidal

V

nome

+

nodo1+

+

nodo2-+ sin(

offset amplitude

+

freqüência

tempo_inicio

(67)

(68)

 Fonte PWL (piece-wise linear)

(69)

(70)

nodo2-ENG04055 – Concepção de CI Analógicos – Eric Fabris

 Transistor MOS

M

nome

+

dreno porta fonte

+

bulk modelo

+ W=

valor

L=

valor

+ AS=

valor

PS=

valor

+ AD=

valor

PD=

valor

* Possíveis modelos geralmente se

encontram em um arquivo de

parâmetros SPICE.

Sintaxe SPICE

W

Largura do canal

L

Comprimento do canal

AS

Área do terminal fonte (source)

PS

Perímetro do terminal fonte

AD

Área do terminal dreno (drain)

PD

Perímetro do terminal dreno

(71)

Sintaxe SPICE

 Diretivas de Simulação

 No Spice OPUS, as diretivas de

simulação ficam delimitadas

pelo bloco

.control

/

.endc

.

 Permite realizar análises sobre o

comportamento do circuito e

apresentação dos resultados na

forma gráfica.

 Vamos realizar apenas análise

transiente (TRAN) e DC.

 Outras análises como AC,

NOISE, TF, OP, etc. podem ser

feitas consultando o manual

SPICE.

(72)

Sintaxe SPICE

 Diretivas de Simulação

 Análise DC

DC fonte1 inicio1 fim1 passo1

fonte2 inicio2 fim2 passo2

...

Inversor CMOS .include amis_c5n.txt * Fontes de alimentação V1 vdd 0 dc 5 V2 in 0 dc 0 * Transistores

(73)

Sintaxe SPICE

 Diretivas de Simulação

 Análise Transiente

TRAN passo tempo_simulação

(74)

Sintaxe SPICE

 Diretivas de Simulação

 Gerando Gráficos

PLOT v(nodo1) v(nodo2) ...

i(v1) i(v2) ...

(75)

Transistor de Efeito de

Campo de Porta Isolada

MOSFET - Revisão

(76)

Tipicamente:

• L = 0,065 até 10

m

m,

• W = 0,1 atéo 100

m

• Espessura da camada de óxido (t

_ox

) é na faixa

de 2 a 50 nm.

NMOS: estrutura física

• NMOS → substrato tipo P

• Dispositivo simétrico

• Dispositivo de 4 terminais

– Porta, Dreno, Fonte e

(77)

TERMINAIS

G: porta (gate)

S: fonte (source)

D: dreno (drain)

B: substrato (bulk)

Simbologia e terminais do MOSFET

Símbolos NMOS

(78)

•as regiões de dreno e fonte (tipo N)

formam junções (diodos) com a

região de substrato (tipo P)

•envolvendo cada uma das junções

surgem zonas de depleção (elétrons

livres da região N atravessam a

interface e preenchem as lacunas

livres da região P, fazendo com que

não sobrem cargas livres nessa

região)

•como a concentração de dopantes

das regiões de dreno e fonte é muito

maior que a do substrato, a região de

depleção para dentro de dreno e

fonte é muito pequena

Sem potenciais aplicados (V

_GS

= 0)

(79)

•o potencial V

_GS

aplicado entre porta

e substrato atrai elétrons livres e

afasta lacunas livres da interface

óxido-substrato: surge uma região

de depleção entre a interface e o

substrato, ligando as regiões de

depleção das junções

Pequeno potencial aplicado (V

_GS

< V

_t

)

(80)

•se o potencial V

_GS

aumentar, a

concentração de elétrons livres

aumenta na interface óx-subs

•quando a concentração de elétrons

livres for maior que a de lacunas fixas

(dopantes) ocorre a condição de

INVERSÃO

•em inversão há o surgimento de um

“canal” de material tipo N induzido

entre dreno e fonte

•o valor de V

_GS

em que ocorre a

inversão é chamado de potencial de

threshold (V

_t

)

Aumento do potencial aplicado (V

_GS

> V

_t

): condição de inversão

(81)

Polarização de MOSFETs

• Regiões de operação:

– Nível de inversão: tem relação com a densidade de

carga de inversão (portadores) que é formada na

superfície do substrato e que compõe o “canal” entre

dreno e fonte. Esta carga é induzida devido ao efeito

“capacitor MOS”, estando relacionada à polarização

V

_GS

(ou

V

_GB

). Divide-se em 3 níveis: fraca (WI),

(82)

Polarização de MOSFETs

• Regiões de operação:

– Condição de saturação: tem relação com a

deformação do canal, provocada pela diferença de

potencial aplicada entre dreno e fonte. Em SI, quando

o potencial V

_DS

for superior a V

_GS

-V

_T

, ocorre o

estrangulamento do canal, o que provoca o aumento

súbito da impedância entre dreno e fonte. Divide-se

em 2 regiões: “linear” (ou ôhmica ou triodo) e

(83)

• v

_GS

> V

_t

• v

_DS

pequeno (v

_DS

< v

_GS

– V

_t

_’

)

• Dispositivo funciona como

um resistor controlado por v

_GS

• A condutância do canal é

proporcional a v

_GS

– V

_t

_’

• A corrente i

_D

é proporcional a

(v

_GS

– V

_t

) v

_DS

Operação do Canal Induzido na Região Ôhmica

(84)

Região ôhmica – i

_D

x v

_DS

Resistor linear controlado por v

_GS

(85)

• Aumentando v

_DS

:o nível de inversão

varia ao longo do canal, como

resultado da diferença de potencial

entre a posição no canal e o terminal

de porta

• O canal assume uma forma gradual.

• A resistência do canal aumenta com

o aumento de v

_DS

.

•o comportamento i

_D

x v

_DS

passa a ser

não-linear

(v

_GS

é mantido constante em um valor

tal que v

_GS

– v

_DS

> V

_t

))

Dependência de R

_canal

em V

_DS

(86)

Dependência de R

_canal

em V

_DS

(87)

Saturação do canal:

• Redução da condutividade local em função de v

_DS

• Quando v

_DS

= v

_GS

– V

_t

, o canal “descola-se” do dreno

(pinch-off)

• Aumento v

_DS

acima de v

_GS

– V

_t

tem pouco efeito na forma

do canal (corrente passa a ser independente de v

_GS

)

(88)

Curva completa i

_D

x v

_DS

: saturação do canal

Saturação - i

_D

x v

_DS

(89)

Polarização de MOSFETs

NMOS: comportamento i

_D

x v

_DS

SI:

(90)

Polarização de MOSFETs

NMOS: i

_D

x v

_GS

em saturação e inversão fraca (

WI)

Id [A]

Vgs [V]

Vsub= 0 V Vsub= -2,5 V Vsub= -5 V

(91)

Polarização de MOSFETs

(92)

MOSFET

Modelos

(93)

k’

_n

(W/L) = 1.0 mA/V

2

_.

NMOS: curva completa i

_D

x v

_DS

Modelo Analítico Simples

(94)

V

_t

= 1 V,

k’

_n

W/L = 1.0 mA/V

2 NMOS: curva i

_D

x v

_GS

em saturação

(95)

Transistor NMOS

Modelo para grandes sinais em saturação

(96)

Transistor NMOS

Níveis relativos de tensão entre os terminais

(97)

Aumentando v

_DS

além de v

_DSsat

causa o distanciamento do ponto

de pinch-off em relação ao dreno, reduzindo o comprimento efetivo

do canal por

ΔL.→ pequena variação de i

_D

com v

_DS

.

Efeito de modulação do comprimento efetivo do canal

em função de v

_DS

, em saturação

(98)

• O parâmetro V

_A

depende da tecnologia de processo.

• V

_A

é proporcional ao comprimento do canal L.

• Quanto maior o L maior a impedância de saída.

V

_A

: tensão de Early

DQ

A

o

I

V

r



Dependência de i

_D

com v

_DS

: o efeito Early

(99)

NMOS: modelo para grandes sinais em saturação,

incluindo o efeito Early

(100)

PMOS: símbolos e polarização

(101)

PMOS: níveis relativos de tensão entre os terminais

(102)

Resumo

NMOS

(103)

MOSFET

Polarização

(104)

Modelos Grandes Sinais

NMOS

(105)

(106)





2 '

2

1 t

GS

n

D

V

L

W

k

I





Região de Saturação:

GS

DS

V



V

_DS



V

_GS



V

_t

DD

D

GS

RI

V





Autopolarização

(107)

1

2 GS

GS

V



I

_D

₂



I

_D

₁

Desde que ambos estejam saturados!

Espelho de corrente

Necessita transistores IDÊNTICOS!!!

(108)

DD

GS

V



D

DD

DS

V

R

I

V









_







_



'

2

1 DS

DS

t

GS

n

D

V

L

W

k

I

t

GS

DS

V





Região de Triodo:

V

_DS



0 ,

1 Supondo:

_V

_t



₁

_V

DD

GS

V



Polarização na região de triodo

Dados:

(109)

(110)

(111)

O inversor CMOS – push-pull

Nível lógico “1” na entrada

Nível lógico “0” na entrada

Tensão intermediária na entrada

PMOS – ON

NMOS – OFF

(112)

O MOSFET como

Amplificador

(113)

Amplificador Básico

Amplificador Fonte Comum

Topologia Básica

Representação Gráfica da Reta de Carga

Determinação da Curva de Transferência

(114)

Curva de Transferência

Determinação da Curva de Transferência

A curva de transferência

mostra a operação como

amplificador, com o

MOST polarizado no

(115)

Reta de Carga

Influência da Reta de Carga na Excursão de Sinal

Ponto Q

₁

não deixa espaço

suficiente para excursão

positiva do sinal, muito

próximo de V

_DD

Ponto Q

₂

não deixa

espaço suficiente para

(116)

Pequenos Sinais

Circuito conceitual para estudo do modelo de pequenos sinais

(117)

Pequenos Sinais

(118)

(119)

Pequenos Sinais

(120)

Tensões instantâneas

v

_GS

e

v

_D

no

circuito abaixo.

(121)

Modelo para Pequenos Sinais

Modelo Simplificado

Modelo Extendido

Considerando o efeito de modulação do

comprimento do canal (EARLY) que é

(122)

Análise de um Amplificador MOS

• Considere o amplificador Fonte

Comum – FC ao lado cujo

transistor possui o seguintes

características:

– k’

_n

(W/L) = 0,25 mA/V

2 – V

_t

= 1,5 V

– V

_A

= 50 V

– R

_D

= 18kΩ

– V

_DD

= 10V

• Suponha que os capacitores são

praticamente curto circuitos para

sinal.

• Calcule:

– O ganho de pequenos sinais

– A resistência de entrada