Arquitectura de Computadores (ACom)

(1)

Arquitectura de Computadores

(ACom)

MEAer

Acetatos das Aulas Te´

oricas

Vers˜ao 5.0 - Portuguˆes

Aula N

o

25:

T´ıtulo: Comunica¸c˜ao entre Processadores

Sumário: Comunica¸cão Série vs. Paralela; Sincroniza¸cão; Comunica¸cão

Série S´ıncrona (Barramentos SPI e I2C); Comunica¸cão Série Ass´ıncrona (Norma RS-232).

(2)

Comunica¸c˜

ao entre Processadores

Prof. Nuno Roma ACom 2015/16 (MEAer) - DEEC-IST 1 / 55

Arquitectura de Computadores

(ACom)

Aula Anterior Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula Na aula anterior...

Sistema de Entradas e Sa´ıdas:

◮ Perif´ericos & Interfaces

◮ Organiza¸c˜ao dos Perif´ericos

(3)

Road Map Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula

Planeamento Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula Planeamento

(4)

Sumário Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula

Hoje:

Comunica¸c˜ao S´erie vs. Paralela

Sincroniza¸c˜ao

Comunica¸c˜ao S´erie S´ıncrona

◮ Barramento SPI

◮ Barramento I2C

Comunica¸c˜ao S´erie Ass´ıncrona

◮ Norma RS-232

Bibliografia:

• Sec¸c˜oes 14.4

Comunica¸c˜

ao S´

erie vs. Paralela

Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula

(5)

Comunica¸cão Série e Paralela Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula

Comunica¸cão Paralela: vários bit são enviados simultaneamente.

Comunica¸c˜ao S´erie e Paralela

(6)

Comunica¸cão Série e Paralela Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula

Comunica¸cão Série: apenas um bit é enviado de cada vez.

Vantagens da comunica¸cão série face à comunica¸cão paralela:

Mais barato!

Permite liga¸cão através de redes de comunica¸cão existentes (ex. rede telefónica)

Evita problemas de sincroniza¸cão entre as diferentes linhas de dados Comunica¸cão Paralela Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula EXEMPLO:

Perif´erico de entrada con-stitu´ıdo por um conjunto de interruptores

↓

A entrada de dados faz-se atrav´es de uma instru¸c˜ao de entrada de dados (IN) di-rigida ao porto ligado aos interruptores

(7)

Comunica¸cão Paralela Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula

EXEMPLO:

Perif´erico de sa´ıda con-stitu´ıdo por um conjunto de LEDs

↓

A sa´ıda de dados faz-se através de uma instru¸cão de sa´ıda de dados (OUT) di-rigida ao porto ligado aos LEDs ↓ Necessidade de um reg-isto de sa´ıda Porquê? Comunica¸cão Paralela Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula

Exemplo: liga¸cão a um conversor digital/analógico (D/A) e a um conversor analógico/digital (A/D)

(8)

Comunica¸cão Série Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula

Comunica¸cão Série: apenas um bit é enviado de cada vez;

Comunica¸cão Série Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula

Comunica¸cão Série: apenas um bit é enviado de cada vez;

Interface estruturada em torno de um registo de deslocamento:

◮ Registo de carregamento paralelo, sa´ıda s´erie

(9)

Sentido da Comunica¸cão Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula

Trˆes tipos de liga¸c˜ao:

◮ Simplex - Quando a comunica¸cão se faz apenas numa direçcão;

◮ Half-Duplex - Quando a comunica¸c˜ao se realiza nos dois sentidos, mas n˜ao simultaneamente;

◮ Full-Duplex - Quando a comunica¸c˜ao se realiza nos dois sentidos e em simultˆaneo.

Sincroniza¸c˜

ao

(10)

Sincroniza¸cão Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula

Sincroniza¸cão: permite coordenar a transferência de informa¸cão, garantindo que:

◮ A entidade que recebe informa¸cão é sinalizada de que a entidade que a envia tem informa¸cão dispon´ıvel no barramento de interliga¸cão;

◮ A entidade que envia recebe uma confirma¸c˜ao expl´ıcita de que essa informa¸c˜ao foi recebida.

Sincroniza¸cão Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula Tipo de interface:

◮ Ass´ıncrona - não existe transferência de um sinal de relógio entre a interface e o periférico;

◮ S´ıncrona - duas alternativas:

• existe um “relógio comum” à interface e ao periférico;

• ´e poss´ıvel inferir o sinal de rel´ogio a partir dos bits de dados recebidos pelo receptor.

(11)

Sincroniza¸cão por Impulso Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula

Comunica¸c˜ao ass´ıncrona comandada pelo emissor:

Dados

DOUTVAL

1 2 3 4

1. dados são escritos no registo; 2. a escrita é assinalada ao periférico;

3. o perif´erico guarda a palavra e fica a aguardar nova escrita;

4. o ciclo recome¸ca.

Comunica¸c˜ao ass´ıncrona comandada pelo receptor:

Dados

SendData

1 2 3 4

1. o destinat´ario dos dados pede que eles sejam enviados; 2. a fonte dos dados coloca-os no barramento;

3. o destinat´ario assumiu que os dados estavam presentes e armazenou-os;

(12)

Comandado pelo emissor:

Dados

DOUTVAL

1 2 3 4

Comandado pelo receptor:

Dados

SendData

1 2 3 4

Problema: tem de haver um conhecimento impl´ıcito das temporiza¸c˜oes dos interlocutores

◮ Não há nenhuma confirma¸cão expl´ıcita de que a comunica¸cão se realizou com êxito.

Sincroniza¸cão por Handshake Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula

Na sincroniza¸c˜ao por impulso tem de haver, impl´ıcito nas interfaces, um conhecimento das temporiza¸c˜oes dos interlocutores

(13)

Problema: Em algumas aplica¸c˜oes ´e imposs´ıvel ter esse

conhecimento porque n˜ao se conhece as caracter´ısticas temporais do perif´erico a que uma interface pode ser ligada

Problema: Em algumas aplica¸c˜oes ´e imposs´ıvel ter esse

conhecimento porque n˜ao se conhece as caracter´ısticas temporais do perif´erico a que uma interface pode ser ligada

↓

Solu¸cão: tem de existir, na comunica¸cão entre a interface e o periférico, não só a indica¸cão da entidade geradora de dados que estes se encontram dispon´ıveis, mas também, por parte da entidade destinatária, a indica¸cão de que os dados foram recebidos

↓

(14)

Protocolos de Handshake:

◮ A entidade geradora de dados sinaliza que os dados est˜ao dispon´ıveis (DADVAL);

◮ A entidade receptora sinaliza que os dados foram aceites (ACK).

A sinaliza¸c˜ao pode ser feita quer por impulsos quer por mudan¸cas de n´ıvel de uma linha

Sincroniza¸cão por Handshake Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula Handshake Simples: Dados DADVAL 1 2 3 4 ACK

Dados a enviar Dados a enviar

56 7

1. os dados a enviar s˜ao colocados no barramento; 2. o emissor muda o n´ıvel da linha DADVAL;

3. a entidade receptora reconhece a recep¸c˜ao, alterando o n´ıvel da linha ACK

5-7. o ciclo repete-se.

(15)

Handshake Duplo

◮ Para além da capacidade de dar à entidade geradora de dados a confirma¸cão de que a entidade receptora recebeu os dados, garante-se ainda que a entidade receptora é sinalizada de que a entidade emissora recebeu aquela confirma¸cão

Handshake Duplo, comandado pelo emissor:

Dados DADVAL 1 2 3 4 ACK Dados a enviar 5 6

1. os dados s˜ao disponibilizados;

2. o emissor muda o n´ıvel da linha DADVAL;

3. a entidade receptora reconhece a recep¸c˜ao, alterando o n´ıvel

da linha ACK;

4. a entidade emissora pode, a partir de agora, desactivar a linha

DADVAL, indicando ao receptor que tomou conhecimento da sua confirma¸c˜ao;

(16)

Handshake Duplo, comandado pelo receptor:

Dados DADVAL 1 2 3 4 PEDDAD Dados a r eceber 5 6

1. a entidade receptora inicia o ciclo, pedindo dados `a entidade

emissora activando a linha PEDDAD

2. a entidade emissora coloca dados v´alidos no barramento;

3. a entidade emissora activa a linha DADVAL, avisando o

receptor;

4. a entidade receptora terminou a leitura dos dados e informa o

emissor que j´a n˜ao precisa deles;

5. a entidade emissora confirma, desactivando a linha que

indicava que os dados estavam v´alidos;

6. o emissor pode retirar os dados do barramento.

Interfaces S´ıncronas Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula

Os protocolos de handshake descritos permitem a utiliza¸cão fiável de uma interface ass´ıncrona (sem relógio):

Protocolos ass´ıncronos adaptam-se naturalmente `a velocidade dos perif´ericos

(17)

Interfaces S´ıncronas Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula

Os protocolos de handshake descritos permitem a utiliza¸cão fiável de uma interface ass´ıncrona (sem relógio):

Protocolos ass´ıncronos adaptam-se naturalmente `a velocidade dos perif´ericos

Numa comunica¸c˜ao s´ıncrona, o sinal de rel´ogio tem que ser enviado juntamente com os dados:

Protocolos s´ıncronos são mais simples de usar do ponto de vista externo, mas do lado da interface há o problema de conciliar velocidades de relógio diferentes entre o processador e o periférico

Protocolos s´ıncronos tˆem a velocidade limitada pelo clock skew: poss´ıvel adiantamento ou atraso do sinal de rel´ogio

Comunica¸c˜

ao S´

erie S´ıncrona

(18)

Comunica¸cão Série S´ıncrona Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula

Comunica¸cão S´ıncrona: o emissor e o receptor estão s´ıncronos através do mesmo sinal de relógio

↓

N˜ao h´a escorregamento da amostragem

Como?

◮ Rel´ogio transmitido por uma linha pr´opria

◮ _{E transmitida informa¸cão adicional (junto com os dados)}´ que permite a reconstru¸cão precisa do relógio no receptor

Vantagens: pode transmitir-se informa¸c˜ao de forma cont´ınua (sem a necessidade de per´ıodos de guarda)

Protocolos de Comunica¸cão: regem a forma como a transmissão de dados é feita (endere¸camento, deteçcão do estado de repouso, etc.)

◮ Protocolos orientados ao bit - não há a no¸cão de caracter;

◮ Protocolos orientados ao caracter - assume-se que a informa¸cão útil é constitu´ıda por um texto (ex: ASCII) e por alguns caracteres de controlo.

SYN SOH Cabeçalho STX Texto ETX BCC 1 carácter

t caracteres h caracteres

(19)

Código ASCII Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula

b6b5b4 000 001 010 011 100 101 110 111 b3b2b1b0 0000 NUL DLE SP 0 @ P ‘ p 0001 STH DC1 ! 1 A Q a q 0010 STX DC2 ” 2 B R b r 0011 ETX DC3 # 3 C S c s 0100 EOT DC4 $ 4 D T d t 0101 ENQ NAK % 5 E U e u

0110 ACK SYN & 6 F V f v

0111 BEL ETB ’ 7 G W g w 1000 BS CAN ( 8 H X h x 1001 HT EM ) 9 I Y i y 1010 LF SUB ∗ : J Z j z 1011 VT ESC + ; K [ k { 1100 FF FS , < L \ l | 1101 CR GS ₋ = M ] m _} 1110 SO RS . > N ˆ n ˜ 1111 SI US / ? O o DEL

Protocolo orientado ao caracter:

... _SYN ...

◮ SYN (synchronization) - enviado na ausˆencia de dados

◮ SOH (start of header)

◮ STX (start of text)

◮ ETX (end of text)

◮ BCC (block check character) - detec¸c˜ao de erros de

(20)

Protocolo orientado ao caracter:

... _SYN ...

◮ SYN (synchronization) - enviado na ausˆencia de dados

◮ SOH (start of header)

◮ STX (start of text)

◮ ETX (end of text)

◮ BCC (block check character) - detec¸c˜ao de erros de

transmiss˜ao

Problema: como se envia informa¸c˜ao n˜ao textual (ex: fotografia, programas, etc.)?

Protocolo orientado ao bit: não há a no¸cão de caracter:

◮ Quando não há informa¸cão útil a transmitir, a entidade emissora transmite continuamente uma sequência de bits chamada flag (ex: 01111110)

◮ Quando surgem dados para transmitir, transmite-se um cabe¸calho (comprimento fixo), o corpo de dados, um bloco de verifica¸c˜ao de erros (CRC) e a sequˆencia de flag

Flag Cabeçalho Informação 1 octeto

n bits

... _CRC _Flag ...

h bits 2 octetos

(21)

Protocolo orientado ao bit:

n bits

... _CRC _Flag ...

h bits 2 octetos

Flag: 01111110

n bits

... _CRC _Flag ...

h bits 2 octetos

Flag: 01111110

(22)

n bits

... _CRC _Flag ...

h bits 2 octetos

Flag: 01111110

E se os dados incluirem um padr˜ao igual `a flag ?

Bit Stuffing:

◮ No emissor: inserir um 0 a seguir a todas as sequˆencias de 5 uns.

◮ No receptor: após 5 uns, se o bit que chega for 0, ignorar, caso contrário deteçcão da flag.

Protocolo orientado ao bit - Exemplos:

◮ Sequˆencia a transmitir:

01010011010111111111110110101

(23)

Protocolo orientado ao bit - Exemplos:

◮ Sequˆencia a transmitir:

01010011010111111111110110101

◮ Sequˆencia transmitida:

01111110010100110101111101111101011010101111110

Exemplos de barramentos s´erie s´ıncronos adoptados em sistemas embebidos:

◮ SPI - Serial Peripheral Interface Bus

(24)

Barramento SPI Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula

Apenas 4 linhas de comunica¸c˜ao:

SCLK - Serial Clock: sinal de rel´ogio enviado do master para

todos os slaves - todos os sinais do barramento s˜ao s´ıncronos com este rel´ogio;

SSn - Slave Select: utilizado para seleccionar qual dos slaves ser´a

o receptor;

MOSI - Master Out - Slave In: linha de dados (1-bit) do master

para o slave;

MISO - Master In - Slave Out: linha de dados (1-bit) do slave

para o master. Barramento SPI Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula

Um ´unico master, que inicia a comunica¸c˜ao com os slaves:

Selecciona o slave, atrav´es da linha SSn (a LOW);

“Gera” o sinal de rel´ogio, de acordo com as especifica¸c˜oes de ambos;

A comunica¸c˜ao ´e full-duplex, utilizando as linhas MOSI e MISO.

(25)

Barramento SPI Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula

Linhas de dados mudam no flanco descendente do rel´ogio e s˜ao amostradas no flanco ascendente;

Não há: ritmo máximo definido ou mecanismos de

acknowledgment - parˆametros ajustados a cada aplica¸c˜ao;

Protocolo: pode ser orientado ao bit ou ao caracter.

Barramento I2C Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula Barramento I2C:

(26)

Barramento I2C Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula

Barramento multi-master , com funcionamento half-duplex, implementado com apenas 2 linhas:

◮ SDA - Serial Data;

◮ SCL - Serial Clock.

Não há qualquer linha para seleçcão do receptor: podem ligar-se um número arbitrário de masters/slaves, através de um esquema de endere¸camento;

Todo o protocolo ´e implementado na linha de dados SDA:

Exemplos: Barramento I2C Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula Acesso ao barramento:

Condi¸cão START: o master coloca a linha SDA a LOW, colocando depois a linha de relógio a LOW. Esta condi¸cão faz com que todos os dispositivos ligados ao barramento passem a ler os valores que a´ı serão colocados.

Condi¸c˜ao STOP: enviada para o barramento apenas ap´os o final da mensagem. O master come¸ca por libertar a linha SCL (colocando-a a HIGH) e liberta depois a linha SDA. A

(27)

Barramento I2C Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula

O que acontece se 2 dispositivos tentarem colocar informa¸c˜ao

(em simultˆaneo) nas linhas SDA/SCL?

Devido `a forma como o barramento ´e implementado, caso mais do

que um n´ıvel l´ogico (HIGH ou LOW) seja colocado na linha, o valor que prevalece ser´a o LOW;

Quando escrevem na linha SDA, todos os candidatos a master

verificam se o valor que fica na linha ´e o mesmo que eles pretendem escrever;

Em caso de divergˆencia de valores (i.e.: escreveu HIGH mas ficou

LOW na linha), significa que houve uma colis˜ao e que outro dispositivo ganhou a posse do barramento (tornou-se o master activo);

Todos os outros deixam de tentar escrever no barramento,

passando a ser slaves.

Comunica¸c˜

ao S´

erie Ass´ıncrona

(28)

Comunica¸cão Série Ass´ıncrona Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula

Comunica¸c˜ao S´erie Ass´ıncrona:

◮ Baixa complexidade

◮ Não é transmitido qualquer sinal de relógio

◮ Poss´ıvel gra¸cas à existência de um relógio (interno) do lado do emissor e do lado do receptor com frequências tão próximas quanto poss´ıvel

Comunica¸c˜ao S´erie Ass´ıncrona:

◮ Baixa complexidade

◮ Não é transmitido qualquer sinal de relógio

◮ Poss´ıvel gra¸cas à existência de um relógio (interno) do lado do emissor e do lado do receptor com frequências tão próximas quanto poss´ıvel

↓

O receptor, usando o rel´ogio local, vai amostrar o n´ıvel da linha em intervalos sucessivos, separados pela dura¸c˜ao do bit

(29)

Problema: quando os 2 relógios não são exactamente iguais, ao fim de alguns bits corre-se o risco de que um dos bits recebidos não seja lido ou seja lido duas vezes:

→ o no _{de bits a enviar de cada vez deve ser reduzido (ex:}

(30)

→ o no de bits a enviar de cada vez deve ser reduzido (ex: um caracter de cada vez)

Problema: como se distinguem os bits de uma nova sequˆencia?

→ Sincroniza¸c˜ao ao n´ıvel do caracter

Exemplos de normas de comunica¸c˜ao s´erie ass´ıncrona adoptadas em sistemas embebidos:

◮ RS-232

(31)

Exemplos de normas de comunica¸c˜ao s´erie ass´ıncrona adoptadas em sistemas embebidos:

◮ RS-232 ◮ RS-485, etc Norma RS-232 Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula Especifica¸cões: ◮ N´ıveis de tensão: • LOW: +3 V ... +15 V • HIGH: -3 V ... -15 V

(pode necessitar de conversores para ligar `as sa´ıdas dos processadores)

◮ Distˆancia m´ax.: 15m

(32)

Norma RS-232 Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula

Bit de arranque Bits de informação Duração de um bit Pontos de amostragem

Bit de paridade

Bits de guarda Aqui pode iniciar-se outra transmissão

1. A linha de transmissão permanece no n´ıvel H quando não estão a

ser transmitidos dados;

2. Quando surgem dados para transmiss˜ao, a linha passa

obrigatoriamente para o n´ıvel oposto (L)_{→ Bit de Arranque ou}

Start Bit

3. O receptor calcula os instantes correspondentes ao meio do tempo

de dura¸c˜ao dos bits transmitidos _{→ Leitura dos bits de dados}

(ex: assume-se que o bit mais significativo ´e transmitido em 1o

lugar) Norma RS-232 Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula

Bit de paridade

4. Pode ser enviado um bit suplementar que indica a paridade dos

bits de dados transmitidos _{→ Bit de Paridade ou Parity Bit.}

Este bit toma o valor necess´ario para fazer com que a paridade do

conjunto _{{bits de dados + bit paridade} seja a desejada}

↓

Se o receptor verificar que a paridade da sequˆencia pedida est´a

errada → Deteçcão de erro de transmissão

(33)

Bit de paridade

Problema: Nem todos os bits transmitidos s˜ao ´uteis:

◮ Bit(s) de arranque

◮ Bit de paridade

◮ Bit(s) de guarda

Velocidade de transmissão: quantidade de bits (úteis e não úteis) transmitidos por segundo (bit/s)

Bit de paridade

Configura¸c˜oes t´ıpicas:

◮ 1 ou 2 bit(s) de arranque

◮ 7 ou 8 bits de dados

◮ 1 bit de paridade par ou paridade ´ımpar

◮ 1 ou 2 bit(s) de guarda

(34)

Universal Synchronous Asynchronous Receiver Transmitter (USART) - implementa a convers˜ao dos dados entre os formatos paralelo (do lado do processador) e s´erie (do lado da linha de

transmissão), bem como todo um conjunto de mecanismos de controlo do fluxo de comunica¸cão. Norma RS-232 Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula

Universal Synchronous Asynchronous Receiver Transmitter (USART) - implementa a convers˜ao dos dados entre os formatos paralelo (do lado do processador) e s´erie (do lado da linha de

transmiss˜ao), bem como todo um conjunto de mecanismos de controlo do fluxo de comunica¸c˜ao.

(35)

Pr´

oxima Aula

Próxima Aula Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula

Sistema de Interrup¸c˜oes

Modos de Transferˆencia de Dados:

◮ Transferˆencia sob controlo do programa

◮ Transferˆencia por interrup¸c˜ao

◮ Transferˆencia por DMA

• Estrutura interna

• Modo de funcionamento

(36)

Nota de Agradecimento Comunica¸cão Série vs. Paralela Sincroniza¸cão Comunica¸cão Série S´ıncrona Comunica¸cão Série Ass´ıncrona Próxima Aula

Agradecimento

Algumas p´aginas desta apresenta¸c˜ao foram extraidas de:

[1] José Carlos Monteiro, “Arquitectura de Computadores”, Instituto Superior Técnico (IST), Universidade Técnica de Lisboa, Portugal, 2010.