2.3 Amplificadores não-lineares
2.3.2 Amplificador Classe E
A primeira referência aos tipos de amplificadores de potência chaveados que pos- teriormente seriam conhecidos como classe E, foi feita por G. D. Ewing, em sua tese de doutorado (EWING, 1964). Foi somente em 1975 (SOKAL; SOKAL, 1975) que N. Sokal e A. Sokal estabeleceram a diferença entre os princípios de operação do classe E e dos outros tipos de amplificadores, inclusive os amplificadores de potência lineares. O classe E têm uma rede de carga (load network) sintetizada de forma que a eficiência é maximizada mesmo que os tempos de chaveamento sejam frações significativas do período do sinal na porta do dispositivo ativo. Em (SOKAL; SOKAL, 1975), os autores mediram uma eficiência de 96 % em 3, 9 M Hz usando um par de transistores 2N3735 da Motorola.
Para minimizar as perdas de potência no transistor e conseqüentemente aumentar a eficiência do amplificador, deve-se tentar minimizar:
• (a) A tensão entre os terminais de dreno e fonte da chave de potência quando existe corrente fluindo através destes terminais (estado chave fechada);
• (b) A corrente que flui através da chave de potência quando existe tensão entre seus terminais de dreno e fonte (estado chave aberta);
• (c) O intervalo de tempo de sobreposição de tensão e corrente diferentes de zero entre os terminais de dreno e fonte.
Os amplificadores tipo C aplicam (a) e (b); os amplificadores tipo D aplicam (a), (b) e (c). As abordagens para aumento da eficiência adotadas antes do surgimento do
classe E eram baseadas na diminuição do tempo de chaveamento dos transistores. O classe E, porém, possui uma rede de carga que garante (c), mesmo quando os tempos de chaveamento são porções significativas do período do sinal na porta do transistor. A topologia desta rede de carga é mostrada na figura 9.
A parte (a) da figura 9 mostra o diagrama em blocos de um amplificador chaveado de terminação única. Da esquerda para direita, o primeiro bloco é o driver. Ele gera o sinal de onda quadrada que controla o segundo bloco, a chave de potência. O terceiro bloco é a rede passiva de carga que filtra o sinal no terminal não aterrado da chave de potência, e molda o sinal de tensão neste nó e a corrente fluindo através dos terminais da chave de modo que não haja superposição entre os dois. O sinal filtrado é então entregue a carga. O MOSFET canal N funciona como chave de potência. O circuito de driver é responsável por gerar o sinal que excitará a porta do transistor, colocando o MOSFET ora para operar no corte, ora na saturação. A rede de carga pode ser um filtro passa baixa, ou um filtro passa banda para suprimir os harmônicos da freqüência fundamental na carga, e
Figura 9 – (a) Diagrama de blocos do amplificador de potência classe E, (b) topologia de baixa ordem de um amplificador de potência classe E.
Fonte: Próprio autor.
se necessário, pode incluir um circuito de transformação de impedância. E finalmente a carga tipicamente é a antena de transmissão.
Todo amplificador em que o transistor opera como uma chave pode potencialmente possuir alta eficiência, pois as condições (a) e (b) são naturalmente satisfeitas. Porém em implementações práticas de amplificadores chaveados de alta eficiência, mesmo com um projeto adequado do circuito de driver, uma quantidade de potência significativa pode ser dissipada por efeito Joule, se o tempo de chaveamento for uma porção significatica do período.
Para que uma implementação de amplificador chaveado esteja dentro da classe E, a mesma precisa satisfazer as oito condições listadas em seguida (SOKAL; SOKAL, 1975). Estas condições garantem a satisfação de (a), (b) e (c).
• Condições I e II: Satisfazer as condições (a) e (b) anteriormente descritas. Para satisfazer estas duas condições é preciso minimizar a tensão sobre o transistor quando em estado de chave fechada, i.e. minimizar a resistência RDSON do transistor; e
minimizar a corrente de leakage quando o transistor estiver em estado de chave aberta. Estas condições são independentes do projeto da rede de carga. Elas dependem da escolha do transistor, no caso de uma implementação em eletrônica discreta; ou no caso de uma implementação integrada, dependem da escolha das dimensões físicas
W e L, do leiaute do MOSFET, e do circuito de driver ;
• Condição III: O tempo de chaveamento do MOSFET deve ser minimizado. Esta condição é satisfeita a partir da escolha, ou projeto do transistor, e do projeto adequado do circuito de driver.
A rede de carga é projetada de forma que a resposta no domínio do tempo da tensão e corrente de dreno do MOSFET satisfaça as condições de IV a VI:
• Condição IV: A subida da tensão no dreno Vds do MOSFET deve ser atrasada no
desligamento da chave. No intervalo de tempo em que o transistor está chaveando do estado ligado para desligado, a tensão de dreno do transistor deve apresentar um atraso na sua subida de um tempo suficiente para que a corrente através do dreno caia para valores próximos de zero.
• Condição V: A tensão de dreno Vds retorna para zero antes do transistor chavear do
estado desligado para ligado.
• Condição VI: A derivada da tensão de dreno para fonte em relação ao tempo é aproximadamente zero no momento em que o transistor chaveia para o estado ligado. A curva de Vds(t) se aproxima de zero com derivada nula. Essa condição garante
a insensibilidade da eficiência do classe E à possíveis variações nos valores dos componentes passivos da rede de carga. No caso da implementação integrada, essa condição ataca o problema da dependência da eficiência com as varições estocásticas do processo de fabricação, principalmente em relação aos valores absolutos de resistor e capacitor. Na figura 10 é mostrado a curva Vds e a corrente Ids téoricas. Nessa
figura pode-se observar a aproximação com derivada zero da curva da tensão de dreno.
Em 1977, Frederick H. Raab extendeu o trabalho dos Sokals (SOKAL; SOKAL, 1975) deduzindo analiticamente as equações que governam a operação do amplificador para a topologia de classe E mostrada na figura 11. A rede de carga é formada por um capacitor Cd em paralelo com o terminal de dreno e fonte do MOSFET canal N, um
Figura 10 – (a) Curvas teóricas da tensão entre dreno e fonte, e corrente de dreno do transistor de potência, (b) detalhe da aproximação com derivada nula da curva da tensão de dreno do transistor de potência.
Fonte: Próprio autor.
desenvolvimento analítico, Raab adicionou em série com o filtro uma indutância Le em
excesso. Essa indutância serve para fins analíticos, sendo na prática a diferença entre a reatância capacitica e indutiva do circuito ressonante na freqüência fundamental. As hipóteses adotadas por Raab foram:
Figura 11 – Esquemático do amplificador de potência classe E.
Fonte: Próprio autor.
1. O indutância do indutor de choke de RF L1 é grande o suficiente para que somente
corrente DC passe através dele, ou seja, o indutor é um circuito aberto para sinais AC e um curto para sinais DC. Assume-se também que a resistência equivalente série (Equivalent Series Resistence, ESR) do indutor é igual a zero;
2. O fator de qualidade Q do circuito ressonante série é grande suficiente para ser possível aproximar o sinal na carga RL como uma senóide de freqüência igual à
freqüência fundamental f0 do sinal na porta do transistor;
3. O chaveamento do transistor é instântaneo e sem perdas;
4. O transistor tem resistência RDSON igual a zero quando ligado, e resistência aproxi-
madamente infinita quando operando no corte;
5. O transistor pode suportar corrente IDS negativa e tensão VDS também negativa.
As equações que governam a operação do amplificador de potência sintonizado de terminação única classe E e as equações de projeto dos componentes passivos, mostradas na tabela 1 serão deduzidas a partir do esquemático da figura 12. Neste esquemático foi
Figura 12 – Esquemático do amplificador classe E usado no desenvolvimento das equações de projeto.
Fonte: Próprio autor.
adicionado, em relação ao da figura 11, uma indutância Le em série com o filtro sintonizado
na freqüência fundamental f0. A indutância Le é usada para ajustar a forma dos sinais
Ids e Vds para que o produto de corrente e tensão no dreno de M1 seja zero. As equações
da tabela 1 foram deduzidas em função dos parâmetros de projeto: potência RF de saída
Pout, tensão de alimentação VDD, fator de qualidade do circuito ressonante Q e freqüência
fundamental de transmissão f0. As não-idealidades dos componentes passivos, resistência
equivalente série de capacitores e indutores, serão desconsideradas. Para satisfazer a terceira hipótese de Raab, o sinal na porta do transistor M1 será como mostrado na figura 13.
Este sinal já inlcui a modulação em fase desejada no sinal de saída a ser transmitido pela antena, mas não inclui modulação em amplitude.
Seja D o ciclo de trabalho dado pela expressão
D = TON T
onde TON é a porção do período total T em que Vin está em nível lógico alto. O desenvol-
vimento será feito para D = 0, 5. A partir da segunda hipótese de Raab, pode-se assumir que o filtro de saída deixa passar somente a componente da freqüência fundamental da tensão de dreno Vd do NMOS. Pode-se então escrever:
Figura 13 – Sinal ideal de saída do driver que excita o terminal de porta do transistor de potência.
Fonte: Próprio autor.
Tabela 1 – Equações de projeto para os componentes passivos.
Símbolo Nome Equação
RL Resistência de carga π28+4 V2 DD Pout Le Indutância em excesso π(π 2−4) 2(π2+4) V2 DD ω0Pout Lf Indutor do filtro 8 π2+4 QV2 DD ω0Pout
Cf Capacitor do filtro π28+4 Pout
ω0VDD2 Q
Cd Capacitância paralela π1 Pout
ω0VDD2
L1 Indutor de choke RF 10RL
ω0
Fonte: próprio autor.
v0 = Ksen(θ + φ) (2.5)
io =
K RL
sen(θ + φ) (2.6)
onde vo e io são respectivamente a tensão e corrente sobre a carga RL, K é a amplitude
da tensão na carga, θ é ω0t e φ é a defasagem angular da tensão na carga. O circuito será
analisado em dois períodos distintos: • Chave fechada: 0 < θ ≤ π
Usando a quarta hipótese de Raab, pode-se assumir que a tensão de dreno é igual a zero durante o intervalo de condução
Vd(0 < θ < π) = 0.
Como Vdé igual a tensão sobre o capacitor Cd, pode-se escrever sobre a corrente ic
através de Cd
ic= Cd
dvc
dt = 0.
Usando a Lei de Kirchoff das correntes para o nó do dreno:
Id= IL− io (2.7)
e substituindo a equação 2.6 em 2.7, obtêm-se
Id= IL−
K RL
sen(θ + φ).
Considerando que Rds −→ ∞ durante o intervalo de não-condução, pode-se escrever
ic= IL− io (2.8) substituindo 2.6 em 2.8, obtêm-se: ic= IL− K RL sen(θ + φ).
A partir da corrente do capacitor Cd, será desenvolvido a expressão para tensão
de dreno quando o transistor não está conduzindo. Considerando que o capacitor está descarregado no instante t = 0, então
Vd = vc(t) = 1 Cd Z t 0 ic(t)dt + vc(0) = 1 Cd Z t 0 ic(t)dt
Fazendo a mudança de variável θ = ωt, é obtido que
Vd= 1 Cd Z θ/ω 0 ic(θ) dθ ω = 1 ωCd Z θ/ω 0 ic(θ)dθ. Lembrando que Rπ 0 icdθ = 0, têm-se que Vd(θ) = 1 ωCd Z θ π [IL− K RL sen(θ + φ)]dθ Vd(θ) = 1 ωCd [ILθ + K RL cos(θ + φ)]θπ
Vd(θ) = 1 ωCd [IL(θ − π) + K RL cos(θ + φ) − K RL cos(π + φ)] portanto Vd(θ) = 1 ωCd [IL1(θ − π) + K RL (cos(θ + φ) + cosφ)] (2.9)
Aplicando a condição V, Vd(2π) = 0, na equação 2.9
1 ωCd [IL(2π − π) + K RL (cos(2π + φ) + cosφ)] = 0
de onde obtêm-se que
K RL
= − π
2cos(φ)IL (2.10)
Substituindo a igualdade acima nas equações para corrente de dreno no período de condução e para a tensão de dreno no período de não condução, pode-se escrever
Id= IL+ π 2cos(φ)ILsen(θ + φ); (2.11) Vd= IL ωCd (θ − π) − π
2cos(φ)[cos(θ + φ) + cos(φ)]. (2.12) Aplicando a condição VI do classe E na equação 2.12,
dVd
dθ (θ = 2π) = 0,
é obtida a seguinte expressão para o valor de φ:
φ = tg−1(−2
π) (2.13)
Neste ponto será usado a análise de Fourier. Expressando Vd como uma série de
Fourier da forma Vd(θ) = a0+ +∞ X θ=1 ancos(nθ) + bnsen(nθ)
e usando a primeira hipótese de Raab de que o indutor de choke tem indutância muito alta, pode-se escrever
a0 = 1 2π Z 2π 0 Vd(θ)dθ = VDD. (2.14)
Para sinais DC, o indutor de choke idealmente se comporta como um curto. Então, embora a tensão em Vd(θ) não seja igual a VDD para todo valor de θ, o valor médio de Vd
é igual a VDD. Substituindo a equação 2.12 na equação 2.14, obtêm-se:
1 2π Z 2π 0 IL ωCd [(θ − π) − π
2cos(φ)(cos(θ + φ) + cos(φ))]dθ = VDD (2.15) Desenvolvendo-se a equação 2.15 chega-se a uma expressão para a impedância vista a partir da fonte de alimentação VDD:
VDD IL = RDC = 1 πωCd . (2.16)
Usando a expressão 2.16, pode-se expressar Vd da seguinte forma:
Vd(θ) = πVDD(θ − π) −
π
2cos(φ)[cos(θ + φ) + cos(φ)] e desenvolvendo a equação acima chega-se a:
Vd(θ) = πVDD[θ −
3π 2 −
π
2cos(θ) − sen(θ)] (2.17)
Usando a segunda hipótese de Raab pode-se assumir que filtro formado por Cf e Lf
é idealmente um curto na freqüência fundamental ω0, então pode-se escrever a componente
na frequência fundamental da tensão de dreno Vd como
Vd|f =f0(θ) = v1+ vo(2.18)
onde v1 é a tensão no nó antes do indutor em excesso Le, como pode-se ver
na figura 11. Tanto v1 como vo são tensões senoidais na freqüência fundamental. Da
equação 2.18 pode-se escrever
Vd f =f0 = ωLe dio dθ + Ksen(θ + φ)
fazendo a substituição da equação 2.5 na equação acima, obtêm-se
Vd f =f0(θ) = ωLe K RL cos(θ + φ) + Ksen(θ + φ).(2.19)
Utilizando a expressão para os termos an e bn da série de Fourier podemos escrever
as seguintes igualdades an= 1 π Z 0 2π Vd(θ)sen(θ + φ)dθ =⇒ K = 1 π Z 0 2π Vd(θ)sen(θ + φ)dθ (2.20)
bn= 1 π Z 0 2π Vd(θ)cos(θ + φ)dθ =⇒ ωLe K RL = 1 π Z 0 2π Vd(θ)cos(θ + φ)dθ (2.21)
Desenvolvendo-se as equações 2.20 e 2.21 chega-se respectivamente às igualdades
K = −VDD 4 πcos(φ) (2.22) ωLe K RL = AVDD, (2.23)
onde a constante A é igual a
A = π2
π2
2 − 1
4 + π2
Neste ponto é possível deduzir as equações de projeto para os componentes passivos mostradas na tabela 1.
Resistência de carga RL
Manipulando as equações 2.22, 2.13, e a expressão abaixo
Pout =
K2
RL
chega-se a expressão para a resistência de carga ótima:
RL= 8 (π2+ 4) VDD2 Pout (2.24) Capacitância paralela Cd
Manipulando as equações 2.16, 2.22 e 2.24 chega-se a expressão
Cd= 1 π Pout ω0VDD2 (2.25) Indutância em excesso Le
Manipulando as equações 2.23, 2.22, 2.13 e 2.24 chega-se a expressão
Le = π(π2− 4) 2(π2+ 4) V2 DD ω0Pout (2.26)
Indutância Lf e capacitância Cf do circuito tanque
A partir da expressão para o fator de qualidade Q = ω0Lf
RL do circuito ressonante, e usando a equação 2.24 deduz-se a expressão para Lf:
Lf = 8 (π2+ 4) QV2 DD ω0Pout (2.27)
Usando a equação para a freqüência de ressonância do filtro ω0 = √L1
fCf
, chega-se a equação para a capacitância Cf
Cf = π2+ 4 8 Pout ω0VDD2 Q (2.28) Indutor de choke L1
Para determinar o valor do indutor de choke, usa-se a aproximação de que na freqüência fundamental a impedância do choke deve ser muito maior do que a resistência de carga ω0L1 >> RL, logo pode-se escrever que
L1 = 10
RL
ω0
(2.29)