Centro de Tecnologia e Geociências
Departamento de Engenharia Elétrica
Pós-Graduação em Engenharia Elétrica
Diego Dias de Menezes
Técnica de Projeto de Amplificador de Potência Classe E
Aplicado a IEEE 802.15.4
Recife
2010
Técnica de Projeto de Amplificador de Potência Classe E
Aplicado a IEEE 802.15.4
Dissertação submetida ao Programa de Pós-Graduação em Engenharia Elétrica da Universidade Federal de Pernambuco como parte dos requisitos para obtenção do grau de Mestre em Engenharia Elétrica.
Área de concentração: Eletrônica.
Orientador: Prof. Edval José Pinheiro Santos
Recife
Catalogação na fonte
Bibliotecária Maria Luiza de Moura Ferreira, CRB-4 / 1469
M543t Menezes, Diego Dias de.
Técnica de projeto de amplificador de potência classe E aplicado a IEE 802.15.4 / Diego Dias de Menezes. - 2017.
86 folhas, il., tabs., abr., sigl., simb.
Orientador: Prof. Dr. Edval José Pinheiro Santos.
Dissertação (Mestrado) – Universidade Federal de Pernambuco. CTG. Programa de Pós-Graduação em Engenharia Elétrica, 2017.
Inclui Referências.
1. Engenharia Elétrica. 2. Amplificador de potência. 3. Classe E. 4. IEEE 802.15.4. 5. Rede de sensores sem fio. I. Santos, Edval José Pinheiro (Orientador).
II. Título. UFPE 621.3 CDD (22. ed.) BCTG/2018-11
DISSERTAÇAÃO DO MESTRADO ACADEÊMICO DE
TÍTULO
“
TÉCNICA DE PROJETO DE AMPLIFICADOR DE POTÊNCIA
CLASSE E APLICADO A IEEE 802.15.4”
A comissãão exãminãdorã compostã pelos professores: EDVAL JOSEÉ
PINHEIRO SANTOS, DES/UFPE, ODILON MAROJA DA COSTA PEREIRA FILHO,
DES/UFPE e JOAÃO PAULO CERQUINHO CAJUEIRO, DES/UFPE sob ã presideênciã do
primeiro, considerãm o cãndidãto
DIEGO DIAS DE MENEZES
APROVADO
.Recife, 19 de fevereiro de 2010.
RAFAEL DUEIRE LINS
Coordenãdor do PPGEE Orientãdor e Membro Titulãr InternoEDVAL JOSÉ PINHEIRO SANTOS
JOÃO PAULO CERQUINHO CAJUEIRO
alegrias e as inquietações: à minha mãe, Miriam; ao meu pai, Ovidio; à minha esposa, Michelle; às minhas irmãs: Tayana e Janaina.
Agradeço primeiramente a Deus por todas as boas dádivas e todo presente perfeito. Gostaria de agradecer à minha família mais próxima: minha esposa, meu pai, minha mãe e minhas irmãs. Eles foram o que precisei ao longo de toda esta jornada. Em especial, gostaria de agradecer à minha esposa por ter dividido comigo as alegrias e inquietações advindas deste trabalho. Com meu pai e com minha mãe tenho uma dívida impagável. Agradeço à minha mãe o incentivo aos estudos e ao trabalho árduo me dado desde minha idade mais jovem. Ao meu pai, agradeço a experiência de vida passada e os conselhos sempre oportunos.
Agradeço ao meu professor e orientador Edval pelo trabalho incansável de fazer do LDN um laboratório de pesquisa de referência. Este trabalho não teria sido possível sem a infra-estrutura de projeto de circuitos integrados e caracterização de circuitos eletrônicos disponíveis no LDN.
Gostaria de agradecer aos colegas da SiliconReef. Obrigado pelo suporte dado durante todo este trabalho. Em especial a Filipe e a Tallita, meus colegas de graduação, companheiros do LDN e colegas de trabalho na SiliconReef.
Esta dissertação apresenta o projeto e implementação de um amplificador de potência classe E com especificação que está de acordo com o sugerido pelo padrão IEEE 802.15.4. Para o projeto é assumido que o indutor choke é infinito e o transistor MOS é uma chave ideal. Os componentes da rede passiva de saída do amplificador foram ajustados via simulação, utilizando modelos reais do transistor. Foram feitas duas implementações do amplificador, uma integrada, e outra, discreta. Na implementação integrada, com potência de saída de 250 mW , tensão de alimentação de 2 V , freqüência de transmissão de 915
M Hz, e fator de qualidade da rede passiva de saída de 5, foi utilizada a tecnologia 0, 35 µm, processo c35b4, da Austriamicrosystems. O projeto seguiu dois fluxos, um com as
ferramentas profissionais da Mentor Graphics, e outro com ferramentas gratuitas, Electric e SpiceOpus. Na implementação discreta, com potência de saída de 3 W , alimentação de 12, 5 V e freqüência de transmissão de 520 M Hz, foi utilizado o transistor MRF1513N. A implementação discreta foi realizada para validar a metodologia de projeto usada no caso da implementação integrada. Também foi projetado o circuito de interface entre o modulador Offset Quadrature Phase-Shift Keying - OQPSK e o amplificador.
Palavras-chave: Amplificador de potência. Classe E. IEEE 802.15.4. Rede de sensores
This dissertation presents the design and implementation of a compliant IEEE 802.15.4 class E power amplifier. The choke inductor is assumed to be infinite and the MOS transistor is assumed to be an ideal switch. The passive load network components were adjusted via simulation using real transistor models. Two implementations of the power amplifier were done, one integrated and other discrete. The integrated implementation has an output power of 250 mW , a supply voltage of 2 V , carrier frequency of 915
M Hz, and load network quality factor of 5. The 0.35 µm technology, c35b4 process,
of Austriamicrosystems was used for the integrated power amplifier design. Two design flows were followed, one flow using the Mentor Graphics professionals tools, and the other flow using only free tools, like Electric and SpiceOpus. The discrete implementation has an output power of 3 W , a supply voltage of 12.5 V , a carrier frequency of 520
M Hz and used the off-the-shelf MRF1513N NMOS transistor component. The discrete
implementation was done to validate the design methodology followed in the case of the integrated implementation. It was also designed the interface circuit between the OQPSK modulator and the power amplifier.
Figura 1 – Pilha de protocolos do Zigbee. . . . 19
Figura 2 – Transceptor super-heteródino usando uma combinação de tecnologias de circuitos integrados. . . 20
Figura 3 – Curva de capacidade de potência normalizada versus ciclo de trabalho. 22 Figura 4 – Arquitetura de Sensor Inteligente Integrado desenvolvido no LDN. . . 24
Figura 5 – Modelo genérico simplificado para compreensão dos amplificadores lineares. . . 27
Figura 6 – Topologia clássica de amplificador de potência classe F. . . 28
Figura 7 – Linha de transmissão finita terminada em uma impedância de carga ZL. 29 Figura 8 – Circuito equivalente do classe F na freqüência da portadora. . . 31
Figura 9 – (a) Diagrama de blocos do amplificador de potência classe E, (b) topo-logia de baixa ordem de um amplificador de potência classe E. . . 33
Figura 10 – (a) Curvas teóricas da tensão entre dreno e fonte, e corrente de dreno do transistor de potência, (b) detalhe da aproximação com derivada nula da curva da tensão de dreno do transistor de potência. . . 35
Figura 11 – Esquemático do amplificador de potência classe E. . . 36
Figura 12 – Esquemático do amplificador classe E usado no desenvolvimento das equações de projeto. . . 37
Figura 13 – Sinal ideal de saída do driver que excita o terminal de porta do transistor de potência. . . 38
Figura 14 – Diagrama de blocos do classe E incluindo o estágio de driver. . . . 44
Figura 15 – Amplificador classe F funcionando como driver. . . . 45
Figura 16 – Amplificador pseudo-classe E funcionando como driver. . . . 46
Figura 17 – Circuito de casamento de impedância em L: (a) tipo elevação, (b) tipo abaixamento. . . 47
Figura 18 – Geometrias possíveis de indutores integrados planares: (a) indutor de geometria retangular, (b) indutor de geometria circular, (c) indutor de geometria octogonal. . . 48
Figura 19 – Modelo completo com perdas para indutor integrado. . . 50
Figura 20 – Ponto de compressão de 1 dB em amplificadores de potência. . . . 52
Figura 21 – Efeito do fenômeno de compressão no formato do sinal de saída de amplificadores de potência. . . 53
Figura 22 – Tabela retirada da norma IEEE 802.15.4. . . 55
Figura 23 – Diagrama em blocos do circuito de casamento de impedância de entrada. 56 Figura 24 – Esquema elétrico do circuito de casamento de impedância de entrada do amplificador de potência classe E. . . 57
do amplificador de potência classe E discreto. . . 59
Figura 27 – Desenho ilustrativo de um guia de onda coplanar com plano de terra. . 61
Figura 28 – (a) Desenho da placa de circuito impresso, (b) desenho da PCI para caracterização do duroid e do guia. . . . 64
Figura 29 – Testbench para determinação das dimensões ótimas W e L da chave NMOS de potência. . . . 67
Figura 30 – Curva P AE versus n. . . . 68
Figura 31 – Esquema elétrico do circuito de transformação de impedância de saída do amplificador de potência classe E integrado. . . 69
Figura 32 – Testbench do núcleo do classe E e circuito de casamento de impedância de saída. . . 70
Figura 33 – Curvas de Vd, Id e Vin. . . 71
Figura 34 – (a)Tensão de saída Vout no domínio do tempo, (b) FFT de Vout. . . 72
Figura 35 – Modelo π do indutor usado no Asitic. . . . 73
Figura 36 – Resultado obtido do Asitic para os componentes elétricos do modelo dos indutores: (a) L2, (b) L1. . . 74
Figura 37 – Circuito incluindo a capacitância do pad e indutância do bondwire. . . 75
Figura 38 – Testbench para simular o impacto dos parasitas do modelo real do indutor L2 na performance do amplificador. . . 76
Figura 39 – Testbench incluindo não-idealidades do indutor L2 e circuito de driver. 77 Figura 40 – Resultados da simulação do testbench inlcuindo os parasitas de L2 e o circuito de driver : (a) sinal Vg de tensão no terminal de porta da chave de potência, (b) sinais Vd e Id. . . 78
Figura 41 – Resultados da simulação do testbench incluindo os parasitas de L2 e o circuito de driver : (a) função de transferência Vout Vin em dB, (b) função de transferência Vout Vin em unidades de V /V . . . . 79
Figura 42 – Testbench para simular o efeito do modelo real do indutor de choke L1 na performance do amplificador. . . 80
Tabela 1 – Equações de projeto para os componentes passivos. . . 38
Tabela 2 – Equações para estimar os componentes parasitas do modelo elétrico de um indutor integrado planar. . . 49
Tabela 3 – Especificações do protótipo discreto do amplificador classe E. . . 56
Tabela 4 – Valores numéricos para os componentes do circuito de casamento de entrada. . . 57
Tabela 5 – Equações de projeto para os componentes passivos da implementação discreta. . . 57
Tabela 6 – Valores de projeto para os componentes passivos do protótipo discreto. 58 Tabela 7 – Valores de projeto para os componentes do circuito de transformação de impedância do protótipo discreto. . . 59
Tabela 8 – Tabela dos indutores e capacitores usados no protótipo discreto. . . 60
Tabela 9 – Especificações de projeto para o amplificador classe E integrado. . . 65
Tabela 10 – Equações de projeto para os componentes passivos. . . 65
Tabela 11 – Valores de projeto para os componentes passivos. . . 65
Tabela 12 – Valores das métricas para simulação do testbench da figura 29 para n = 200. . . . 68
Tabela 13 – Expressões de projeto para os componentes do circuito de transformação de impedância do amplificador integrado. . . 69
Tabela 14 – Resultados da simulação do testbench da figura 32. . . . 70
Tabela 15 – Valores dos parâmetros geométricos dos indutores. . . 74
Tabela 16 – Resultados da simulação com o modelo com perdas de L2. . . 76
Tabela 17 – Valores dos dispositivos passivos depois do processo de sintonia. . . 76
Tabela 18 – Resultados da simulação com o modelo com perdas de L2 e circuito de driver. . . . 77
Tabela 19 – Resultados da simulação com o modelo com perdas de L2, circuito de driver e L1. . . 79
ASK Amplitude Shift Keying - Modulação por Chaveamento de Amplitude
BICMOS Contração de Bipolar-CMOS
BPSK Binary Phase Shift Keying - Modulação por Chaveamento de Fase
Binária
BSIM Berkeley Short-Channel IGFET Model - Modelo de Transistor MOSFET
desenvolvido na Universidade da Califórnia, Berkeley
CMOS Complementary Oxide-Semiconductor - Semicondutor de
Metal-Óxido Complementar
ESR Equivalent Series Resistance - Resistência Equivalente Série
FSK Frequency Shift Keying - Modulação por Chaveamento de Frequência
GaAs Arseneto de Gálio
IEEE Institute of Electrical and Electronics Engineers - Instituto de
Engenhei-ros Elétricos e Eletrônicos
IF Intermediate Frequency - Freqüência Intermediária
LDMOS Laterally Diffused Metal Oxide Semiconductor
LDMOSFET LDMOS Field Effect Transistor
LDN Laboratório de Dispositivos e Nanoestruturas
LR-WPAN Low Rate Wireless Personal Area Network - Redes sem Fio Pessoais de
Baixa Taxa de Transmissão
MOSFET Metal-Oxide-Semiconductor Field Effect Transistor - Transistor de
Efeito de Campo Metal-Óxido-Semicondutor
NMOS MOSFET canal N
OQPSK Offset Quadrature Phase-Shift Keying - QPSK deslocado
PCI Placa de Circuito Impresso
RFIC Radio Frequency Integrated Circuit - Circuito Integrado de
Rádio-Freqüência
RFID Radio Frequency Identification - Identificação por Rádio-Freqüência
SMD Surface Mounted Device - Dispositivo de Montagem Superficial
SSIP Smart Sensor in Packaging - Sensor Inteligente Integrado em
Empaco-tamento
VHDL VHSIC Hardware Description Language - Linguagem de Descrição de
Hardware VHSIC
VHSIC Very High Speed Integrated Circuits - Circuito Integrado de Velocidade
Muito Alta
SRF Self Ressonance Frequency - Freqüência de auto-ressonância
Prf Potência de RF dissipada na carga
DC Direct Current - Corrente contínua
PDC Potência total DC fornecida pela fonte de alimentação
η Eficiência de dreno do amplificador de potência
Pout Potência de saída do amplificador de potência
Pin Potência de entrada do amplificador de potência
VDD Tensão de alimentação do amplificador de potência
D Fator ou ciclo de trabalho da tensão de entrada do amplificador de potência
PN Capacidade de potência normalizada do amplificador de potência
Vdmax Valor máximo da tensão no terminal de dreno do transistor de potência
Idmax Valor máximo da corrente do terminal de dreno do transistor de potência
P AE Eficiência de potência adicionada do amplificador de potência
G Ganho do amplificador de potência
VT H Tensão de limiar do transistor MOSFET
RL Resistência de carga do amplificador de potência
Lchoke Indutor de choke do amplificador de potência
Lf Indutor do filtro de saída do amplificador de potência
Cf Capacitor do filtro de saída do amplificador de potência
Cb Capacitor de bloqueio da componente DC do sinal de saída
Q Fator de qualidade do circuito ressonante de saída
Ltanque Indutor do circuito-tanque de saída do amplificador de potência
Ctanque Capacitor do circuito-tanque de saída do amplificador de potência
RDSON Resistência entre os terminais de dreno e fonte do transistor MOSFET
Vds Tensão entre os terminais de dreno e fonte do transistor MOSFET
Ids Corrente que flui através dos terminais de dreno e fonte do transistor
1 INTRODUÇÃO . . . 17
1.1 Zigbee e o padrão IEEE 802.15.4 . . . 18
1.2 Transceptores em rádio freqüência . . . 18
1.3 Figuras de Mérito . . . 19
1.3.1 Eficiência de Dreno . . . 19
1.3.2 Eficiência de Potência Adicionada . . . 20
1.3.3 Capacidade de Potência Normalizada . . . 21
1.3.4 Ganho de potência . . . 22
1.4 Estado da arte . . . 22
1.5 Objetivos e motivação deste trabalho . . . 23
1.6 Descrição dos capítulos da dissertação . . . 23
2 AMPLIFICADORES DE POTÊNCIA . . . 25
2.1 Classificação dos Amplificadores de Potência . . . 26
2.2 Amplificadores Lineares . . . 26
2.3 Amplificadores não-lineares . . . 28
2.3.1 Amplificador classe F . . . 28
2.3.2 Amplificador Classe E . . . 32
2.4 Considerações sobre os Circuitos de Drivers . . . 43
2.4.1 Classe F . . . 44
2.4.2 Circuito inversor . . . 44
2.4.3 Pseudo-classe E . . . 44
2.5 Circuitos transformadores de impedância . . . 45
2.6 Generalidades sobre implementação de componentes passivos inte-grados . . . 47
2.7 Sobre as técnicas de modulação e a escolha do amplificador de potência . . . 51
3 PROJETO E IMPLEMENTAÇÃO DO AMPLIFICADOR DE PO-TÊNCIA CLASSE E . . . 54
3.1 Amplificador de Potência Classe E Discreto . . . 55
3.2 Amplificador de Potência Classe E Integrado . . . 64
3.2.1 Comentários sobre o leiaute . . . 77
4 CONCLUSÕES E SUGESTÕES . . . 82
1 Introdução
A expansão do mercado de dispositivos móveis de comunicação sem-fio deu um grande incentivo ao desenvolvimento de novos circuitos integrados de rádio-freqüência (Radio Frequency Integrated Circuit, RFIC). Aparelho celular, telefone e MODEM sem fio,
pager, etiqueta de rádio-freqüência RFID (do inglês, Radio Frequency Identification Tag) é
uma pequena lista de produtos onde RFIC’s encontram aplicação.
Circuitos integrados de rádio-freqüência precisam lidar com vários aspectos de desempenho: ruído, linearidade, ganho, eficiência, velocidade e consumo de potência. Como resultado, implementações tradicionais de transceptores (transmissor e receptor) usam mais de uma tecnologia de fabricação de circuitos integrados (LARSON, 1998). Apesar dos blocos de RF possuírem menos dispositivos que os circuitos digitais, eles são inerentemente mais complexos e desafiadores, tipicamente o projetista precisa considerar todas as não-linearidades e efeitos de segunda ordem.
1.1
Zigbee e o padrão IEEE 802.15.4
O Zigbee é um padrão de tecnologia de rede sem-fio proposto em 2002 com a formação da Zigbee Alliance (IEEE, 2006). Foi desenvolvido visando aplicações de baixo custo alimentadas por bateria, tais como: automação predial, controle industrial e comercial, assistência médica pessoal e sistemas de etiquetas avançadas.
O padrão IEEE 802.15.4 define as camadas físicas e de acesso ao meio de redes sem fio pessoais de baixa taxa de transmissão (do inglês Low rate Wireless Personal Area
Network, LR-WPAN ) atendendo as seguintes características:
• Fácil instalação;
• Transferência de dados confiável; • Baixo custo;
• Tempo de funcionamento longo de bateria; • Protocolo simples e flexível;
• Operação em bandas não-licenciadas: 868 M Hz, 915 M Hz, e 2, 4 GHz.
Como pode ser visto na figura 1, a camada mais baixa da pilha de protocolos do
Zigbee, a camada física, é definida pelo padrão IEEE 802.15.4. Portanto, os requisitos de
projeto do amplificador de potência classe E desenvolvido neste trabalho respeitam este padrão.
1.2
Transceptores em rádio freqüência
Um transceptor multichip super-heteródino clássico implementado usando uma combinação de tecnologias de circuitos integrados é mostrado na figura 2. As tecnologias de Arseneto de Gálio (GaAs), bipolar e filtros baseados em dispositivos a onda acústica de superfície são usadas para implementação da seção de RF. A tecnologia bipolar é usada para a seção da freqüência intermediária (Intermediate Frequency, IF), e a tecnologia CMOS é usada para a seção de banda-base. O avanço da tecnologia CMOS tornou possível (MILIOZZI et al., 2000) a implementação de transceptores usando somente esta tecnologia.
Por exemplo, em (EYNDE et al., 2001) é mostrado uma implementação em CMOS de um transceptor completo para Bluetooth. Implementações de transceptores totalmente em CMOS é desejável devido à redução de custo do chip. O objetivo deste trabalho é o desenvolvimento de um dos blocos mais desafiadores da seção de RF usando tecnologia CMOS, o amplificador de potência.
Figura 1 – Pilha de protocolos do Zigbee.
Fonte: Zigbee Alliance
1.3
Figuras de Mérito
As figuras de mérito são um meio de quantificar a qualidade de uma implementação. As figuras de mérito aplicadas às implementações de amplificadores de potência são explicadas nesta seção.
1.3.1
Eficiência de Dreno
A eficiência de dreno (Drain Efficiency, DE) é um modo importante de avaliar a quantidade de potência desperdiçada pelo amplificador. Ela é definida como
η = Prf PDC
, (1.1)
onde Prf é a potência de RF dissipada na carga, e PDC é a potência total DC fornecida
pela fonte de alimentação. Esta métrica assume valores no intervalo 0 ≤ η ≤ 1. O caso ideal ocorre quando η = 1, toda a potência DC disponível é convertida em potência de RF sem perdas no processo de conversão.
Figura 2 – Transceptor super-heteródino usando uma combinação de tecnologias de circui-tos integrados.
Fonte: Adaptado de (HELLA; ISMAIL, 2002).
1.3.2
Eficiência de Potência Adicionada
A eficiência de dreno despreza a quantidade de potência do sinal de entrada necessária para chavear o transistor entre as regiões de operação de corte e saturação. Se uma quantidade grande de potência de entrada é exigida, a eficiência de dreno pode fornecer uma visão incompleta da qualidade do amplificador. Por isso é definida uma outra figura de mérito chamada de eficiência de potência adicionada (Power Added Efficiency, PAE). Por exemplo, um amplificador entregando 1 W de potência de saída para a carga, recebendo da fonte de alimentação 2 W de potência DC, e gastando 100 mW de potência de entrada para chavear o transistor de potência; possui DE de 50 % e P AE de 45 %. Outro amplificador entregando também 1 W de potência de saída para a carga, recebendo 2 W de potência DC, e gastando 1 mW de potência de entrada para chavear o transistor; possui DE de 50 % e P AE de 49, 95 %. Como a potência do sinal de entrada necessária para chavear o transistor de potência também é drenada da fonte de alimentação, a segunda implementação claramente é mais eficiente do que a primeira, embora a eficiência de dreno seja igual para os dois amplificadores.
P AE = Pout− Pin PDC
(1.2) onde Pout é potência de saída entregue a carga, e Pin é a potência de entrada necessária
para chavear o transistor de potência.
1.3.3
Capacidade de Potência Normalizada
A capacidade de Potência Normalizada (normalized power output capability) é dada pela equação
PN =
Prf
VdmaxIdmax
(1.3)
onde Prf é a potência de RF dissipada na carga, Vdmax e Idmax são respectivamente a
tensão de dreno máxima e a corrente de dreno máxima experimentadas pelo transistor de potência.
Esta figura de mérito é uma forma de quantificar o estresse relativo à que o transistor de potência está submetido. Não é uma medida de estresse absoluto, mas uma quantidade normalizada pelo máximo estresse que o dispositivo estaria submetido se a condição de máxima corrente e máxima tensão de dreno ocorressem simultaneamente. Esta figura de mérito deve ser maximizada em um amplificador, pois quanto mais próximo o seu valor está da unidade, menor o estresse relativo à que o transistor está sujeito.
Como a potência RF de saída faz parte da especificação do projeto, assumindo este valor fixo, um baixo valor de PN pode acusar a ocorrência de uma tensão Vdmax alta.
Se este valor for mais alto que a tensão de ruptura de dreno-fonte do transistor NMOS, o amplificador não poderá ser integrado, pelo menos não sem mudar algum parâmetro da especificação. Portanto, a capacidade de potência normalizada é um indicativo da possibilidade de se integrar o respectivo transistor de potência. Para maximizarmos esta métrica no projeto de um amplificador de potência classe E devemos usar um fator de trabalho D igual a 0, 5 para o sinal de tensão Vinaplicado à porta do transistor de potência.
A figura 3 mostra a curva teórica de PN em função do ciclo de trabalho D. A curva
apresenta um máximo global em D igual a 0, 5. Neste ponto, PN é igual a 0, 0981.
No que diz respeito à esta figura de mérito, o classe E tem a pior performance dos amplificadores, lineares e não-lineares. Tipicamente o transistor está submetido a maior estresse que nas outras classes de amplificadores. Um resultado derivado deste é que a tensão máxima experimentada pelo dreno do transistor NMOS é maior no classe E. O valor teórico de Vdmax é igual a 3, 5620VDD.
Figura 3 – Curva de capacidade de potência normalizada versus ciclo de trabalho.
Fonte: Adaptado de (RAMZ, 2004).
1.3.4
Ganho de potência
O ganho de potência é normalmente expresso na unidade decibel. A equação para esta figura de mérito é
Ganho = G = 10log(Prf Pin
) (1.4)
onde Prf é a potência RF de saída e Pin é a potência de entrada.
1.4
Estado da arte
Apesar de implementação de transceptores completamente integrados ser foco de várias publicações, o amplificador de potência é implementado on chip em poucas destas (ROFOUGARAN et al., 1998), (MELLY et al., 2000). O primeiro amplificador de potência CMOS reportado para banda não-licenciada de 915 M Hz (ROFOUGARAN et al., 1994) entregava de 20 µW a 20 mW de potência de saída, sendo alimentado por 3 V e implementado em tecnologia de 1 µm. Uma etapa de fabricação extra foi empregada para remover o substrato abaixo do indutor, a fim de aumentar seu fator de qualidade. Foi medida uma eficiência de dreno de 25 %, e quando usado indutores externos, foi medida uma eficiência de dreno 40 %.
Em (WONG et al., 1996), um amplificador de potência de 1 W em tecnologia
BiCMOS é reportado. A eficiência de potência adicionada medida é de 30 % usando uma
fonte de alimentação de 5 V . Em (SOWLATI et al., 1995) é reportada a implementação de um amplificador de potência classe E integrado usando tecnologia GaAs MESFET. Esta implementação entrega 250 mW de potência de saída a uma freqüência de 835 M Hz, alimentado por 2, 5 V . Nestas condições de operação é medida uma eficiência de potência adicionada de 50 %. Um amplificador classe F é usado como estágio de driver. A partir desta publicação, amplificadores classe E ganharam bastante interesse na comunidade acadêmica. Em (TSAI; GRAY, 1999), um classe E entregando 1 W de potência de saída, operando a 1, 9 GHz, usando uma alimentação de 2 V e implementado em tecnologia
CMOS 0, 35 µm é reportado. O requisito de potência de entrada necessária para chavear o
transistor de potência é reduzido fazendo o amplificador operar como oscilador cuja saída é forçada a acompanhar a freqüência de excitação da entrada. O casamento de impedância de saída é realizado com componentes externos, e todos os indutores são implementados usando a indutância parasita dos fios (bondwire) que conectam o chip ao empacotamento. Uma eficiência de potência adicionada de 48 % é medida.
1.5
Objetivos e motivação deste trabalho
Uma das linhas de pesquisa do Laboratório de Dispositivos e Nanoestruturas (LDN) é obter um sensor inteligente integrado (Smart Sensor in Packaging, SSIP). Este sensor inteligente integrado teria parte de projeto analógico dedicado, parte de projeto de sinal misto dedicado, um microcontrolador em VHDL implementado no LDN, chamado de LAMPIÃO, e um módulo de comunicação CAN, chamado de MARIA.
O presente trabalho se insere no esforço de fornecer comunicação sem fio ao sensor inteligente. Um desenho ilustrativo do que se imagina para este sensor está mostrado na figura 4. O sensor inteligente seria aplicado no monitoramente de grandezas físicas importantes na área de exploração de petróleo. Um sensor piezoelétrico mediria a pressão dentro de um duto de petróleo, esta informação seria modulada e convertida em formato digital para ser enviada para um terminal de processamento. Existindo uma implemen-tação integrada de um rádio, pode-se fornecer ao sistema a capacidade de transmitir a informação sem necessidade de fio, reduzindo o custo de instalação e manutenção dos nós de monitoramento.
1.6
Descrição dos capítulos da dissertação
Segue uma descrição de como esta dissertação está organizada. O capítulo 1 mostra a tendência existente na área de pesquisa e desenvolvimento para se integrar todo um transceptor em um único chip. A tecnologia CMOS foi escolhhida para cumprir esta tarefa.
Figura 4 – Arquitetura de Sensor Inteligente Integrado desenvolvido no LDN.
Fonte: Grupo de pesquisa do LDN.
Os protocolos de redes de curto alcance permitiram a execução desta tarefa por relaxarem os requisitos de potência de saída. É comentado também a importância de se ter uma implementação integrada de um transmissor no LDN.
O capítulo 2 contêm a teoria que fundamenta todo o desenvolvimento deste trabalho. O capítulo começa diferenciando os amplificadores de potência lineares dos não-lineares. Justifica-se, então, a escolha pela implementação de um amplificador chaveado. Em seguida, a teoria do classe E é desenvolvida.
No capítulo 3, a metodologia adotada para projeto do classe E é explicada. As implementações integrada e discreta do amplificador são descritas, as escolhas de projeto são justificadas e os resultados obtidos são mostrados.
No capítulo 4, é apresentada a relevância deste trabalho e são feitas sugestões para trabalhos futuros.
2 Amplificadores de Potência
O amplificador de potência é o bloco responsável por transformar a potência DC fornecida pela fonte de alimentação em potência de rádio-freqüência necessária para transmissão do sinal. Este é o bloco que dissipa maior quantidade de potência em um transceptor. O projeto deste tipo de amplificador envolve grande quantidade de tentativa e erro, uma das razões pelas quais as implementações usando eletrônica discreta, ou híbrida, sejam preferidas às integradas (RAZAVI, 1998).
Este capítulo inicia-se estabelecendo a diferença conceitual entre os amplificadores lineares e os não-lineares, e fornecendo uma breve explicação dos principais tipos de amplificadores de potência, dando-se mais atenção aos de tipo chaveado. Em seguida, a teoria do classe E é desenvolvida, e algumas considerações sobre os circuitos responsáveis pela polarização dos dipositivos ativos são feitas. O capítulo finaliza com uma discussão sobre os circuitos transformadores de impedância, os desafios da implementação integrada de dispositivos passivos, em particular indutores com alto fator de qualidade e a relação entre a escolha da classe de amplificador e a modulação usada.
2.1
Classificação dos Amplificadores de Potência
Pode-se dividir os amplificadores de potência em duas grandes categorias: amplifi-cadores lineares e não-lineares. A divisão em categorias se baseia no modo de operação do dispositivo ativo, transistor MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor ) nas implementações usando tecnologia RF CMOS.
Nos amplificadores lineares, o MOSFET canal N opera como fonte de corrente controlada por tensão, sendo portanto polarizado na região de saturação. Esta escolha beneficia a linearidade das relações entre tensão de saída e entrada, e corrente de saída e entrada, mas prejudica a eficiência do amplificador. Existe uma corrente quiescente fluindo do terminal de dreno para o terminal de fonte do MOSFET durante todo o período do sinal de entrada, junto com uma tensão de polarização entre dreno e fonte. Portanto, existe sempre potência sendo dissipada no transistor na forma de energia térmica. As classes de amplificadores que pertencem a esta categoria são: classe A, B, C e AB.
Nos amplificadores de potência não-lineares, o NMOS opera como chave, ora na região linear (triodo), ora na região de corte. Como em uma chave ideal a dissipação teórica de potência por efeito Joule é nula, estes amplificadores possuem eficiência teórica de 100 %. Não existe corrente fluindo através dos terminais da chave quando a tensão entre seus terminais é diferente de zero, e a tensão entre os terminais da chave é nula quando flui corrente através de seus terminais.
2.2
Amplificadores Lineares
As classes de amplificadores lineares são chamadas de clássicas devido a sua precedência histórica em relação a classe de amplificadores não-lineares. As quatro classes de amplificadores lineares podem ser entendidas a partir de um mesmo modelo elétrico, mostrado na figura 5(LEE, 1998). O resistor RL representa a carga, onde será entregue a
potência de RF, que nos amplificadores de potência de transmissores de rádio-freqüência é a antena de transmissão. O indutor Lchoke funciona como fonte de corrente entregando
potência DC para o dreno do MOSFET canal N. Idealmente, o indutor Lchoketem resistência
parasita série igual a zero e reatância infinita na freqüência fundamental de operação. O dreno do transistor é conectado ao circuito ressoador formado por Lf e Cf por meio de
Cb, capacitor de bloqueio da componente DC do sinal. O capacitor Cb evita que potência
DC seja dissipada na carga. Idealmente Cb tem resistência série igual a zero e reatância
zero na freqüência fundamental de operação.
O transistor é polarizado, nos amplificadores classe A, de forma que sua operação seja quase-linear. Supondo que a tensão de entrada na porta do transistor obedece a seguinte forma
Figura 5 – Modelo genérico simplificado para compreensão dos amplificadores lineares.
Fonte: Próprio autor.
Vin = VBIAS + vincos(ωt),
então a desigualdade vin ≤ VBIAS − VT H deve ser obedecida, onde VT H é a tensão de
limiar (threshold voltage) do MOSFET. Em sua operação, o MOSFET excursiona dentro da região de saturação, nunca operando nem no corte, nem na região de triodo. Uma diferença fundamental entre os amplificadores de potência classe A e os amplificadores de pequenos sinais é que a corrente de saída nos amplificadores de potência classe A têm amplitude igual a uma percentagem significativa da corrente de polarização, e portanto é esperado existir distorção harmônica na tensão do dreno. Em amplificadores operando em banda estreita, o circuito tanque, formado pelos componentes Cf e Lf, resolve o problema
da distorção filtrando o sinal do dreno. O amplificador classe A previlegia a linearidade e compromete seriamente a eficiência. Nestes amplificadores, o transistor conduz corrente durante 100 % do período do sinal de entrada. Em um amplificador classe B, o transistor conduz corrente durante 50 % do período. No classe C, o transistor conduz corrente entre 0 e 50 % do ciclo. Finalmente, em amplificadores classe AB existe fluxo de corrente através do transistor durante 50 a 100 % do ciclo.
Figura 6 – Topologia clássica de amplificador de potência classe F.
Fonte: Próprio autor.
2.3
Amplificadores não-lineares
O MOSFET opera como chave em amplificadores não-lineares. Uma chave ideal não dissipa potência na forma de energia térmica, pois sua resistência é zero quando a chave está fechada, e a resistência é infinita quando a chave está aberta. Diferente dos amplificadores lineares, a eficiência teórica dos amplificadores chaveados pode chegar a 100 %, se desconsideradas todas as não-idealidades. As classes de amplificadores que pertencem a esta categoria são: classe D, E e F.
Nas duas seções que seguem as classes E e F serão analisadas. A topologia e o princípio de funcionamento do amplificador classe F é explicado visto que esta classe é revisitada quando as topologias de circuitos de drivers forem discutidas.
2.3.1
Amplificador classe F
A topologia clássica de um amplificador classe F é mostrada na figura 6. O circuito-tanque, formado por Ltanque e Ctanque, é sintonizado na freqüência da portadora. Na análise
será assumido que o fator de qualidade Q do filtro é alto o suficiente para funcionar como curto-circuito para todas as freqüências fora da banda de interesse.
O comprimento da linha de transmissão é um quarto do comprimento de onda da portadora, e funciona como curto-circuito para todos os harmônicos pares da freqüência fundamental, e como circuito aberto para todos os harmônicos ímpares. Portanto, tem-se um sinal que é a soma dos harmônicos ímpares da freqüência fundamental no terminal de dreno
Figura 7 – Linha de transmissão finita terminada em uma impedância de carga ZL.
Fonte: Próprio autor.
do transistor, e de acordo com a teoria de séries de Fourier, o resultado é aproximadamente uma onda quadrada. Segue a demonstração do princípio de funcionamento do amplificador classe F.
Considerando a linha de transmissão sem perdas da figura 7, a impedância de entrada é dada pela equação:
Zin = Z0
ZL+ jZ0tanβl
Z0+ jZLtanβl
(2.1)
As equações de impedância de entrada de linhas de transmissão com comprimentos iguais à um múltiplo inteiro ímpar de λ4 e à um múltiplo inteiro de λ2 são deduzidas.
Caso 1: l = (2n − 1)λ4, onde n = 1, 2, 3, ...
Se a linha de transmissão tem comprimento igual a um múltiplo inteiro ímpar de
λ/4, i.e. l = (2n − 1)λ4, onde n = 1, 2, 3, ..., então
βl = 2π λ (2n − 1) λ 4 = (2n − 1) π 2 tanβl = tan[(2n − 1)π 2] → ±∞
e portanto a partir da equação 2.1, a impedância de entrada da linha de transmissão fica
Zin=
Z2 0
ZL
Caso 2: l = nλ2, onde n = 1, 2, 3, ...
Se o comprimento da linha de transmissão for um múltiplo inteiro de meio compri-mento de onda, i.e. l = nλ2, onde n = 1, 2, 3, ..., então
βl = 2π λ (
nλ
2 ) = nπ
tan(βl) = 0
e portanto a partir da equação 2.1, a impedância de entrada da linha de transmissão fica
Zin= ZL (2.3)
De volta a análise do circuito, na freqüência da portadora, o ressoador tanque opera como circuito aberto. Se a impedância característica da linha de transmissão é feita igual à RL, pela equação 2.2, do terminal de dreno do MOSFET é visto uma impedância de
Zin =
Z02 ZL
= Z0
Na freqüência fundamental f0 da portadora, o circuito equivalente fica como na
figura 8. O circuito tanque opera como circuito aberto. O coeficiente de reflexão de tensão é dado por
Γ = ZL− Z0
ZL+ Z0
(2.4)
fazendo Z0 = ZL obtêm-se Γ = 0; condição de casamento de impedância, onde não existe
onda refletida na carga.
Nos harmônicos pares da freqüência fundamental o novo comprimento de onda fica
λ0 = v f0 = v 2nf0 = v 2nλv 0 = λ0 2n
onde n = 1, 2, 3, ... . O comprimento da linha de transmissão em relação ao novo compri-mento de onda λ0 é dado por
Figura 8 – Circuito equivalente do classe F na freqüência da portadora.
Fonte: Próprio autor.
l = λ0 4 = 2nλ0 4 = n λ0 2
Portanto, para os harmônicos pares, a impedância de entrada vista pelo dreno do MOSFET canal N é
Zin= ZL=⇒ Zin = 0
Análise semelhante para os harmônicos ímpares da freqüência fundamental é feita no que segue. Nos harmônicos ímpares o novo comprimento de onda fica
λ0 = v f0 = v (2n − 1)f0 = v (2n − 1)λv 0 = λ0 (2n − 1)
onde n = 1, 2, 3, ... . O comprimento da linha de transmissão em relação ao novo compri-mento de onda é dado por
l = λ0
4 =
(2n − 1)λ0 4
Portanto para os harmônicos ímpares, a impedância vista pelo nó do dreno do transistor é Zin = Z02 ZL = Z 2 0 0 =⇒ Zin −→ ∞.
2.3.2
Amplificador Classe E
A primeira referência aos tipos de amplificadores de potência chaveados que pos-teriormente seriam conhecidos como classe E, foi feita por G. D. Ewing, em sua tese de doutorado (EWING, 1964). Foi somente em 1975 (SOKAL; SOKAL, 1975) que N. Sokal e A. Sokal estabeleceram a diferença entre os princípios de operação do classe E e dos outros tipos de amplificadores, inclusive os amplificadores de potência lineares. O classe E têm uma rede de carga (load network) sintetizada de forma que a eficiência é maximizada mesmo que os tempos de chaveamento sejam frações significativas do período do sinal na porta do dispositivo ativo. Em (SOKAL; SOKAL, 1975), os autores mediram uma eficiência de 96 % em 3, 9 M Hz usando um par de transistores 2N3735 da Motorola.
Para minimizar as perdas de potência no transistor e conseqüentemente aumentar a eficiência do amplificador, deve-se tentar minimizar:
• (a) A tensão entre os terminais de dreno e fonte da chave de potência quando existe corrente fluindo através destes terminais (estado chave fechada);
• (b) A corrente que flui através da chave de potência quando existe tensão entre seus terminais de dreno e fonte (estado chave aberta);
• (c) O intervalo de tempo de sobreposição de tensão e corrente diferentes de zero entre os terminais de dreno e fonte.
Os amplificadores tipo C aplicam (a) e (b); os amplificadores tipo D aplicam (a), (b) e (c). As abordagens para aumento da eficiência adotadas antes do surgimento do
classe E eram baseadas na diminuição do tempo de chaveamento dos transistores. O classe E, porém, possui uma rede de carga que garante (c), mesmo quando os tempos de chaveamento são porções significativas do período do sinal na porta do transistor. A topologia desta rede de carga é mostrada na figura 9.
A parte (a) da figura 9 mostra o diagrama em blocos de um amplificador chaveado de terminação única. Da esquerda para direita, o primeiro bloco é o driver. Ele gera o sinal de onda quadrada que controla o segundo bloco, a chave de potência. O terceiro bloco é a rede passiva de carga que filtra o sinal no terminal não aterrado da chave de potência, e molda o sinal de tensão neste nó e a corrente fluindo através dos terminais da chave de modo que não haja superposição entre os dois. O sinal filtrado é então entregue a carga. O MOSFET canal N funciona como chave de potência. O circuito de driver é responsável por gerar o sinal que excitará a porta do transistor, colocando o MOSFET ora para operar no corte, ora na saturação. A rede de carga pode ser um filtro passa baixa, ou um filtro passa banda para suprimir os harmônicos da freqüência fundamental na carga, e
Figura 9 – (a) Diagrama de blocos do amplificador de potência classe E, (b) topologia de baixa ordem de um amplificador de potência classe E.
Fonte: Próprio autor.
se necessário, pode incluir um circuito de transformação de impedância. E finalmente a carga tipicamente é a antena de transmissão.
Todo amplificador em que o transistor opera como uma chave pode potencialmente possuir alta eficiência, pois as condições (a) e (b) são naturalmente satisfeitas. Porém em implementações práticas de amplificadores chaveados de alta eficiência, mesmo com um projeto adequado do circuito de driver, uma quantidade de potência significativa pode ser dissipada por efeito Joule, se o tempo de chaveamento for uma porção significatica do período.
Para que uma implementação de amplificador chaveado esteja dentro da classe E, a mesma precisa satisfazer as oito condições listadas em seguida (SOKAL; SOKAL, 1975). Estas condições garantem a satisfação de (a), (b) e (c).
• Condições I e II: Satisfazer as condições (a) e (b) anteriormente descritas. Para satisfazer estas duas condições é preciso minimizar a tensão sobre o transistor quando em estado de chave fechada, i.e. minimizar a resistência RDSON do transistor; e
minimizar a corrente de leakage quando o transistor estiver em estado de chave aberta. Estas condições são independentes do projeto da rede de carga. Elas dependem da escolha do transistor, no caso de uma implementação em eletrônica discreta; ou no caso de uma implementação integrada, dependem da escolha das dimensões físicas
W e L, do leiaute do MOSFET, e do circuito de driver ;
• Condição III: O tempo de chaveamento do MOSFET deve ser minimizado. Esta condição é satisfeita a partir da escolha, ou projeto do transistor, e do projeto adequado do circuito de driver.
A rede de carga é projetada de forma que a resposta no domínio do tempo da tensão e corrente de dreno do MOSFET satisfaça as condições de IV a VI:
• Condição IV: A subida da tensão no dreno Vds do MOSFET deve ser atrasada no
desligamento da chave. No intervalo de tempo em que o transistor está chaveando do estado ligado para desligado, a tensão de dreno do transistor deve apresentar um atraso na sua subida de um tempo suficiente para que a corrente através do dreno caia para valores próximos de zero.
• Condição V: A tensão de dreno Vds retorna para zero antes do transistor chavear do
estado desligado para ligado.
• Condição VI: A derivada da tensão de dreno para fonte em relação ao tempo é aproximadamente zero no momento em que o transistor chaveia para o estado ligado. A curva de Vds(t) se aproxima de zero com derivada nula. Essa condição garante
a insensibilidade da eficiência do classe E à possíveis variações nos valores dos componentes passivos da rede de carga. No caso da implementação integrada, essa condição ataca o problema da dependência da eficiência com as varições estocásticas do processo de fabricação, principalmente em relação aos valores absolutos de resistor e capacitor. Na figura 10 é mostrado a curva Vds e a corrente Ids téoricas. Nessa
figura pode-se observar a aproximação com derivada zero da curva da tensão de dreno.
Em 1977, Frederick H. Raab extendeu o trabalho dos Sokals (SOKAL; SOKAL, 1975) deduzindo analiticamente as equações que governam a operação do amplificador para a topologia de classe E mostrada na figura 11. A rede de carga é formada por um capacitor Cd em paralelo com o terminal de dreno e fonte do MOSFET canal N, um
Figura 10 – (a) Curvas teóricas da tensão entre dreno e fonte, e corrente de dreno do transistor de potência, (b) detalhe da aproximação com derivada nula da curva da tensão de dreno do transistor de potência.
Fonte: Próprio autor.
desenvolvimento analítico, Raab adicionou em série com o filtro uma indutância Le em
excesso. Essa indutância serve para fins analíticos, sendo na prática a diferença entre a reatância capacitica e indutiva do circuito ressonante na freqüência fundamental. As hipóteses adotadas por Raab foram:
Figura 11 – Esquemático do amplificador de potência classe E.
Fonte: Próprio autor.
1. O indutância do indutor de choke de RF L1 é grande o suficiente para que somente
corrente DC passe através dele, ou seja, o indutor é um circuito aberto para sinais AC e um curto para sinais DC. Assume-se também que a resistência equivalente série (Equivalent Series Resistence, ESR) do indutor é igual a zero;
2. O fator de qualidade Q do circuito ressonante série é grande suficiente para ser possível aproximar o sinal na carga RL como uma senóide de freqüência igual à
freqüência fundamental f0 do sinal na porta do transistor;
3. O chaveamento do transistor é instântaneo e sem perdas;
4. O transistor tem resistência RDSON igual a zero quando ligado, e resistência
aproxi-madamente infinita quando operando no corte;
5. O transistor pode suportar corrente IDS negativa e tensão VDS também negativa.
As equações que governam a operação do amplificador de potência sintonizado de terminação única classe E e as equações de projeto dos componentes passivos, mostradas na tabela 1 serão deduzidas a partir do esquemático da figura 12. Neste esquemático foi
Figura 12 – Esquemático do amplificador classe E usado no desenvolvimento das equações de projeto.
Fonte: Próprio autor.
adicionado, em relação ao da figura 11, uma indutância Le em série com o filtro sintonizado
na freqüência fundamental f0. A indutância Le é usada para ajustar a forma dos sinais
Ids e Vds para que o produto de corrente e tensão no dreno de M1 seja zero. As equações
da tabela 1 foram deduzidas em função dos parâmetros de projeto: potência RF de saída
Pout, tensão de alimentação VDD, fator de qualidade do circuito ressonante Q e freqüência
fundamental de transmissão f0. As não-idealidades dos componentes passivos, resistência
equivalente série de capacitores e indutores, serão desconsideradas. Para satisfazer a terceira hipótese de Raab, o sinal na porta do transistor M1 será como mostrado na figura 13.
Este sinal já inlcui a modulação em fase desejada no sinal de saída a ser transmitido pela antena, mas não inclui modulação em amplitude.
Seja D o ciclo de trabalho dado pela expressão
D = TON T
onde TON é a porção do período total T em que Vin está em nível lógico alto. O
desenvol-vimento será feito para D = 0, 5. A partir da segunda hipótese de Raab, pode-se assumir que o filtro de saída deixa passar somente a componente da freqüência fundamental da tensão de dreno Vd do NMOS. Pode-se então escrever:
Figura 13 – Sinal ideal de saída do driver que excita o terminal de porta do transistor de potência.
Fonte: Próprio autor.
Tabela 1 – Equações de projeto para os componentes passivos.
Símbolo Nome Equação
RL Resistência de carga π28+4 V2 DD Pout Le Indutância em excesso π(π 2−4) 2(π2+4) V2 DD ω0Pout Lf Indutor do filtro 8 π2+4 QV2 DD ω0Pout
Cf Capacitor do filtro π28+4 Pout
ω0VDD2 Q
Cd Capacitância paralela π1 Pout
ω0VDD2
L1 Indutor de choke RF 10RL
ω0
Fonte: próprio autor.
v0 = Ksen(θ + φ) (2.5)
io =
K RL
sen(θ + φ) (2.6)
onde vo e io são respectivamente a tensão e corrente sobre a carga RL, K é a amplitude
da tensão na carga, θ é ω0t e φ é a defasagem angular da tensão na carga. O circuito será
analisado em dois períodos distintos: • Chave fechada: 0 < θ ≤ π
Usando a quarta hipótese de Raab, pode-se assumir que a tensão de dreno é igual a zero durante o intervalo de condução
Vd(0 < θ < π) = 0.
Como Vdé igual a tensão sobre o capacitor Cd, pode-se escrever sobre a corrente ic
através de Cd
ic= Cd
dvc
dt = 0.
Usando a Lei de Kirchoff das correntes para o nó do dreno:
Id= IL− io (2.7)
e substituindo a equação 2.6 em 2.7, obtêm-se
Id= IL−
K RL
sen(θ + φ).
Considerando que Rds −→ ∞ durante o intervalo de não-condução, pode-se escrever
ic= IL− io (2.8) substituindo 2.6 em 2.8, obtêm-se: ic= IL− K RL sen(θ + φ).
A partir da corrente do capacitor Cd, será desenvolvido a expressão para tensão
de dreno quando o transistor não está conduzindo. Considerando que o capacitor está descarregado no instante t = 0, então
Vd = vc(t) = 1 Cd Z t 0 ic(t)dt + vc(0) = 1 Cd Z t 0 ic(t)dt
Fazendo a mudança de variável θ = ωt, é obtido que
Vd= 1 Cd Z θ/ω 0 ic(θ) dθ ω = 1 ωCd Z θ/ω 0 ic(θ)dθ. Lembrando que Rπ 0 icdθ = 0, têm-se que Vd(θ) = 1 ωCd Z θ π [IL− K RL sen(θ + φ)]dθ Vd(θ) = 1 ωCd [ILθ + K RL cos(θ + φ)]θπ
Vd(θ) = 1 ωCd [IL(θ − π) + K RL cos(θ + φ) − K RL cos(π + φ)] portanto Vd(θ) = 1 ωCd [IL1(θ − π) + K RL (cos(θ + φ) + cosφ)] (2.9)
Aplicando a condição V, Vd(2π) = 0, na equação 2.9
1 ωCd [IL(2π − π) + K RL (cos(2π + φ) + cosφ)] = 0
de onde obtêm-se que
K RL
= − π
2cos(φ)IL (2.10)
Substituindo a igualdade acima nas equações para corrente de dreno no período de condução e para a tensão de dreno no período de não condução, pode-se escrever
Id= IL+ π 2cos(φ)ILsen(θ + φ); (2.11) Vd= IL ωCd (θ − π) − π
2cos(φ)[cos(θ + φ) + cos(φ)]. (2.12) Aplicando a condição VI do classe E na equação 2.12,
dVd
dθ (θ = 2π) = 0,
é obtida a seguinte expressão para o valor de φ:
φ = tg−1(−2
π) (2.13)
Neste ponto será usado a análise de Fourier. Expressando Vd como uma série de
Fourier da forma Vd(θ) = a0+ +∞ X θ=1 ancos(nθ) + bnsen(nθ)
e usando a primeira hipótese de Raab de que o indutor de choke tem indutância muito alta, pode-se escrever
a0 = 1 2π Z 2π 0 Vd(θ)dθ = VDD. (2.14)
Para sinais DC, o indutor de choke idealmente se comporta como um curto. Então, embora a tensão em Vd(θ) não seja igual a VDD para todo valor de θ, o valor médio de Vd
é igual a VDD. Substituindo a equação 2.12 na equação 2.14, obtêm-se:
1 2π Z 2π 0 IL ωCd [(θ − π) − π
2cos(φ)(cos(θ + φ) + cos(φ))]dθ = VDD (2.15) Desenvolvendo-se a equação 2.15 chega-se a uma expressão para a impedância vista a partir da fonte de alimentação VDD:
VDD IL = RDC = 1 πωCd . (2.16)
Usando a expressão 2.16, pode-se expressar Vd da seguinte forma:
Vd(θ) = πVDD(θ − π) −
π
2cos(φ)[cos(θ + φ) + cos(φ)] e desenvolvendo a equação acima chega-se a:
Vd(θ) = πVDD[θ −
3π 2 −
π
2cos(θ) − sen(θ)] (2.17)
Usando a segunda hipótese de Raab pode-se assumir que filtro formado por Cf e Lf
é idealmente um curto na freqüência fundamental ω0, então pode-se escrever a componente
na frequência fundamental da tensão de dreno Vd como
Vd|f =f0(θ) = v1+ vo(2.18)
onde v1 é a tensão no nó antes do indutor em excesso Le, como pode-se ver
na figura 11. Tanto v1 como vo são tensões senoidais na freqüência fundamental. Da
equação 2.18 pode-se escrever
Vd f =f0 = ωLe dio dθ + Ksen(θ + φ)
fazendo a substituição da equação 2.5 na equação acima, obtêm-se
Vd f =f0(θ) = ωLe K RL cos(θ + φ) + Ksen(θ + φ).(2.19)
Utilizando a expressão para os termos an e bn da série de Fourier podemos escrever
as seguintes igualdades an= 1 π Z 0 2π Vd(θ)sen(θ + φ)dθ =⇒ K = 1 π Z 0 2π Vd(θ)sen(θ + φ)dθ (2.20)
bn= 1 π Z 0 2π Vd(θ)cos(θ + φ)dθ =⇒ ωLe K RL = 1 π Z 0 2π Vd(θ)cos(θ + φ)dθ (2.21)
Desenvolvendo-se as equações 2.20 e 2.21 chega-se respectivamente às igualdades
K = −VDD 4 πcos(φ) (2.22) ωLe K RL = AVDD, (2.23)
onde a constante A é igual a
A = π2
π2
2 − 1
4 + π2
Neste ponto é possível deduzir as equações de projeto para os componentes passivos mostradas na tabela 1.
Resistência de carga RL
Manipulando as equações 2.22, 2.13, e a expressão abaixo
Pout =
K2
RL
chega-se a expressão para a resistência de carga ótima:
RL= 8 (π2+ 4) VDD2 Pout (2.24) Capacitância paralela Cd
Manipulando as equações 2.16, 2.22 e 2.24 chega-se a expressão
Cd= 1 π Pout ω0VDD2 (2.25) Indutância em excesso Le
Manipulando as equações 2.23, 2.22, 2.13 e 2.24 chega-se a expressão
Le = π(π2− 4) 2(π2+ 4) V2 DD ω0Pout (2.26)
Indutância Lf e capacitância Cf do circuito tanque
A partir da expressão para o fator de qualidade Q = ω0Lf
RL do circuito ressonante, e usando a equação 2.24 deduz-se a expressão para Lf:
Lf = 8 (π2+ 4) QV2 DD ω0Pout (2.27)
Usando a equação para a freqüência de ressonância do filtro ω0 = √L1
fCf
, chega-se a equação para a capacitância Cf
Cf = π2+ 4 8 Pout ω0VDD2 Q (2.28) Indutor de choke L1
Para determinar o valor do indutor de choke, usa-se a aproximação de que na freqüência fundamental a impedância do choke deve ser muito maior do que a resistência de carga ω0L1 >> RL, logo pode-se escrever que
L1 = 10
RL
ω0
(2.29)
2.4
Considerações sobre os Circuitos de Drivers
De forma mais geral, o diagrama de blocos de um amplificador de potência classe E deve conter um circuito de driver, como mostrado na figura 14. Este circuito recebe como entrada o sinal modulado a ser transmitido e, preservando a informação de modulação, gera um sinal adequado para chavear o transistor de potência do núcleo do classe E. Idealmente este sinal é uma onda quadrada de amplitude grande o suficiente para colocar o transistor na região linear, como admitido no desenvolvimento das equações de projeto. Para o transistor de potência operar na região linear, as seguintes relações de tensões devem ser observadas:
• Vgs ≥ VT HN
M OS BSIM 3v3 processo c35b4 AM S
→ Vg ≥ 0, 4655, condição necessária para
que o canal no MOSFET tipo enriquecimento seja induzido. O valor de 0, 4655
V para a tensão de limiar foi obtida da netlist do modelo BSIM3v3 do transistor
MOSFET de canal N para o processo c35b4 da foundry austriamicrosystems; • Vgd> VT HN ⇒ Vg > VDD+ VT HN ⇒ Vg > 2, 4655
Figura 14 – Diagrama de blocos do classe E incluindo o estágio de driver.
Fonte: Próprio autor.
Essa onda quadrada pode ser gerada usando um dos três circuitos seguintes: circuito inversor ou amplificador classe F ou pseudo-classe E (HELLA; ISMAIL, 2002).
2.4.1
Classe F
A melhor solução para gerar uma curva que aproxime de uma onda quadrada de freqüência igual à freqüência fundamental de transmissão, f = 915 M Hz, é um amplificador classe F como mostrado na figura 15. Usa-se um dispositivo não-linear, neste caso um MOSFET canal N, para gerar os harmônicos da tensão de entrada aplicada na sua porta; dois circuitos ressonantes são sintonizados no primeiro e no terceiro harmônico de forma que estes harmônicos sejam somados no terminal do dreno do transistor. A soma destes dois harmônicos aproxima uma onda quadrada.
2.4.2
Circuito inversor
Usar um circuito inversor como driver aumenta significativamente o consumo de corrente, principalmente em altas freqüências. No entanto, usando o circuito inversor lógico podemos evitar a existência de tensões negativas na porta do MOSFET de potência do amplificador classe E.
2.4.3
Pseudo-classe E
O esquema elétrico de um pseudo-classe E operando como driver é mostrado na figura 16. Este circuito é simplesmente um estágio de amplificação passa-banda.
Figura 15 – Amplificador classe F funcionando como driver.
Fonte: Próprio autor.
2.5
Circuitos transformadores de impedância
A resistência RL do filtro de saída de um amplificador de potência classe E é dada
pela equação: RL= 8 (π2+ 4) VDD2 Pout
Tipicamente o valor desta resistência não é igual à impedância da antena de transmissão, sendo necessário portanto o uso de um circuito de casamento de impedância. Um circuito de casamento simples está mostrado na figura 17. O circuito da figura (a) é usado para fazer o casamento de RS com RP, onde RP é maior do que RS. O circuito da
figura (b) é usado para fazer o casamento de RP com RS, onde RP é maior do que RS. No
circuito da figura (a) é realizado uma elevação da resistência, e no circuito da figura (b) é realizado um abaixamento.
Figura 16 – Amplificador pseudo-classe E funcionando como driver.
Fonte: Próprio autor.
Lm = q RS(RP − RS) ω (2.30) Cm = 1 ωRP s RP − RS RS . (2.31)
No exposto acima assume-se que RSe RP possuem somente parte real. Quando a resistência
RP na figura 17 parte (a), ou RS na figura 17 parte (b), possui parte real e imaginária,
sendo da forma Z = R + jX, as equações de projeto tornam-se:
Lm = X +qR(RS− R) ω (2.32) Cm = 1 ωRS s RS− R R . (2.33)
Figura 17 – Circuito de casamento de impedância em L: (a) tipo elevação, (b) tipo abai-xamento.
Fonte: Próprio autor.
2.6
Generalidades sobre implementação de componentes passivos
integrados
O projeto de indutores com alto fator de qualidade é tão importante que usufruem de um fluxo de projeto dedicado. Para os circuitos de rádio-freqüência, a qualidade dos indutores fabricados é determinante para se obter a performance desejada, sendo estes dispositivos, normalmente, os componentes que mais comprometem a obtenção dos requisitos de performance requeridos na especificação. Embora se possa emular um indutor usando dipositivos ativos, estes circuitos introduzem mais ruído, mais distorção e consomem mais potência que os indutores implementados com espiras planares de metal.
Os indutores são integrados usando estruturas planares. A figura 18 mostra algumas geometrias possíveis: geometria retangular, circular e octogonal. A geometria mais usada em circuitos de RF são os indutores planares retangulares. Os indutores circulares normalmente exibem uma pequena melhora no fator de qualidade do indutor. Como muitas ferramentas de leiaute não permitem desenhos de geometrias non-Manhattan1, o indutor octogonal representa um bom compromisso entre as geometrias retangulares e circulares. No presente 1 Geometrias Manhattan são definidas como figuras formadas por segmentos de reta de comprimento finito
Figura 18 – Geometrias possíveis de indutores integrados planares: (a) indutor de geome-tria retangular, (b) indutor de geomegeome-tria circular, (c) indutor de geomegeome-tria octogonal.
Fonte: Próprio autor.
trabalho, decidiu-se implementar indutores planares retangulares, dado que o desenho é mais simples.
Os parâmetros de projeto mais importantes em indutores são: fator de qualidade, freqüência de auto-ressonância e a área de sílicio ocupada pelo indutor. Todos estes parâmetros são fortemente dependentes do leiaute e da tecnologia de circuitos integrados utilizada (CMOS, GaAs, Bipolar).
Uma estimativa para o valor da indutância pode ser obtida da equação abaixo (MOHAN et al., 1999): L = K1µ0n 2(d 0+ di) 2(1 + K2dd00+d−d1i) , (2.34)
onde K1 e K2 são duas constantes adimensionais dependentes da geometria do indutor, n
é o número de espiras, di é o diâmetro interno e do é o diâmetro externo do indutor. Para
o caso de indutores planares quadrados, as constantes K1 e K2 assumem respectivamente
os valores 2, 34 e 2, 75. A relação entre o diâmetro interno, o diâmetro externo, o pitch e o número de espiras é dado por:
di = do− 2np. (2.35)
onde o pitch p da metalização é igual a soma da largura das espiras e o espaçamento entre trilhas vizinhas.
Dois aspectos da implementação dos indutores integrados são limitantes críticos: a área de silício consumida por indutores de indutância acima de aproximadamente 10
nH, e as perdas. As perdas são resultado de três mecanismos: resistência das espiras de
metal, acoplamento capacitivo do corpo do indutor com o substrato e o acoplamento magnético das espiras de metal com o substrato. A figura 19 mostra um modelo elétrico relativamente preciso de um indutor integrado planar retangular (YUE, 1999). Neste modelo, a resistência série Rs modela o efeito resistivo das trilhas de metal que formam o
corpo do indutor, Cp modela a capacitância entre os terminais do indutor, e Cox modela a
capacitância entre o indutor e o substrato. As perdas no substrato estão modeladas pelo resistor Rsi e pelo capacitor Csi, onde Csi modela a capacitância do próprio substrato.
As equações para estimar os valores dos componentes parasitas do modelo da figura 19 são dadas na tabela 2. Estas equações estão em função dos seguintes parâmetros:
ρ é a resistividade do metal da espira; l é o comprimento total da espira; w e t são a
largura e espessura da espira, respectivamente; n é o número de cruzamentos entre as espiras e a derivação central (n=número de voltas - 1); δ é a profundidade pelicular; toxm
é a espessura da camada de óxido entre as espiras e a derivação central; Csub e Gsub são a
capacitância e condutância por unidade de área do substrato de silício, respectivamente;
ox é a constante dielétrica do óxido; e finalmente tox é a epessura da camada de óxido
entre o indutor e o substrato.
Em altas freqüências o efeito pelicular δ diminui a área transversal efetiva do metal, aumentando o valor da resistência série Rs. A expressão para a profundidade pelicular
está mostrada abaixo:
δ =
s
2
ωµ0σ
(2.36)
onde σ é a condutividade do material, ω é a freqüência para a qual queremos calcular a profundidade pelicular, e µ0 é a permeabilidade magnética do material.
Tabela 2 – Equações para estimar os componentes parasitas do modelo elétrico de um indutor integrado planar.
Componente do modelo Equação
Rs wδ(1−eρl−t/δ)
Cp nw2 toxmox
Cox 12lwtoxox
Rsi lwG2sub
Csi 12lwCsub
Fonte: próprio autor.
