Decidiu-se projetar, implementar, e montar em PCI uma versão discreta do am- plificador classe E integrado com o objetivo de validar a técnica de projeto proposta. A primeira decisão de projeto é a escolha do transistor MOS. Dispositivos LDMOSFET em silício tornaram possível amplificadores classe E operarem em altas freqüências com nível de potência e eficiência altas (GREBENNIKOV; SOKAL, 2007). Transistores fabricados em tecnologia de Arseneto de Gálio (GaAs) também conseguem operar em freqüências altas, porém como o objetivo primário da montagem discreta é validar a técnica de projeto, decidiu-se usar um transistor de tecnologia MOS.
Foi escolhido o transistor MRF1513N, da Freescale Semiconductor. Este MOSFET é fabricado para aplicações comerciais e industrais em banda-larga. O seu alto ganho e performance em banda-larga fazem deste dispositivo uma escolha adequada para am- plificadores fonte-comum de grandes sinais em dispositivos portáteis com alimentação a 7, 5 V e equipamentos móveis que utilizam modulação em frequência (FM, do inglês
Frequency Modulation) com alimentação a 12, 5 V . Este transistor tem sua performance
especificada para a freqüência de 520 M Hz e tensão de alimentação de 12, 5 V . Nestas condições o amplificador tem potência de saída igual a 3 W , ganho de potência de 15 dB e eficiência de dreno de 65 %. Estes dados aplicam-se ao MOSFET operando como classe AB. Decidiu-se projetar um amplificador classe E operando com freqüência de 520 M Hz devido às limitações impostas pelos equipamentos de medida disponíveis no laboratório do LDN. As especificações para o projeto do amplificador classe E discreto estão mostradas na tabela 3.
O diagrama em blocos da figura 23 mostra onde é inserido o circuito de casamento de impedância. O circuito de casamento é inserido entre a resistência da fonte de sinal RF de entrada e a impedância de entrada do transistor MRF1513N. O circuito de casamento
Tabela 3 – Especificações do protótipo discreto do amplificador classe E.
POU T(W ) f (M Hz) VDD(V ) Q
3 520 12, 7 5
Fonte: próprio autor.
Figura 23 – Diagrama em blocos do circuito de casamento de impedância de entrada.
Fonte: Próprio autor.
escolhido é do tipo L passa-baixa. Este circuito está mostrado na figura 24. Considerando que a impedância da fonte de sinal RF é puramente real e igual a 50 Ω, e que a impedância de entrada do MRF1513N possui parte real e imaginária, as equações de projeto para o indutor e capacitor do circuito de casamento, respectivamente Lm,in e Cm,in são dadas
pelas equações abaixo:
Lm,in= XLoad+ q RLoad(RS− RLoad) ω0 (3.1) Cm,in = 1 ω0RS s RS− RLoad RLoad (3.2)
onde RS é a resistência da fonte de sinal RF de entrada, RLoad e XLoad são,
respectivamente, a parte real e imaginária da impedância de entrada do MRF1513N na freqüência especificada, e ω0 é 2πf0, onde f0 é a freqüência fundamental de operação.
Foi obtido, a partir do datasheet do MRF1513N (FREESCALE, 2009), a impedância de entrada do dispositivo na freqüência de 520 M Hz. Este valor é igual a (4, 28 + j4, 94) Ω.
Figura 24 – Esquema elétrico do circuito de casamento de impedância de entrada do amplificador de potência classe E.
Fonte: Próprio autor.
Os valores para os componentes passivos do circuito de casamento mostrados na tabela 4 são obtidos a partir das equações 3.1 e 3.2, da freqüência de 520 M Hz especificada e do valor da impedância de entrada do MRF1513N.
Tabela 4 – Valores numéricos para os componentes do circuito de casamento de entrada.
Lm,in(nH) Cm,in(pF )
5, 8 20
Fonte: próprio autor.
Dado que o transistor está escolhido, o casamento de entrada realizado, a próxima etapa é projetar a rede de carga. As equações de projeto deduzidas no capítulo anterior estão repetidas na tabela 5. Usando as especificações do amplificador discreto, estas equações produzem os valores dos componentes passivos mostrados na tabela 6. A figura 25 mostra o esquema elétrico do protótipo discreto.
Tabela 5 – Equações de projeto para os componentes passivos da implementação discreta.
Símbolo Nome Equação
RL Resistência de carga π28+4 VDD2 Pout Le Indutância em excesso π(π 2−4) 2(π2+4) V2 DD ω0Pout Lf Indutor do filtro 8 π2+4 QV2 DD ω0Pout Cf Capacitor do filtro π2+4 8 Pout ω0VDD2 Q
Cd Capacitância paralela π1 Pout
ω0VDD2
L1 Indutor de choke RF 10RωL
0
Tabela 6 – Valores de projeto para os componentes passivos do protótipo discreto.
Símbolo Nome Valor
RL Resistência de carga 30 Ω L2 Indutância em excesso 10, 8 nH Lf Indutor do filtro 46 nH Cf Capacitor do filtro 2, 04 pF Cd Capacitância paralela 1, 9 pF L1 Indutor de choke RF 92 nH
Fonte: próprio autor.
Figura 25 – Esquema elétrico do amplificador de potência classe E discreto.
Fonte: Próprio autor.
É necessário fazer o casamento de impedância de RL com a impedância da antena.
Como primeira aproximação, será assumido que a impedância da antena é puramente real e igual a 50 Ω. O circuito de casamento de impedância da saída está mostrado na figura 26. As expressões usadas para determinação dos valores de Cm,out e Lm,out e os resultados
encontrados substituindo-se os valores númericos são mostrados na tabela 7.
Determinado os valores dos componentes passivos do protótipo discreto, escolheu-se as referências comerciais de cada um deles. Como o comprimento de onda no laminado de alta frequência (PCI Duroid da Rogers) é muito maior que o comprimento físico dos componentes, até mesmo muito maior que as dimensões da placa disponível para montagem (nove por cinco centímetros), podemos usar no esquemático do amplificador o modelo de elementos elétricos concentrados (do inglês lumped elements), aos invés de elementos
Figura 26 – Esquema elétrico do circuito de transformação de impedância de saída do amplificador de potência classe E discreto.
Fonte: Próprio autor.
Tabela 7 – Valores de projeto para os componentes do circuito de transformação de impedância do protótipo discreto.
Símbolo Nome Equação Valor
Lmout Indutância de casamento Lmout =
√
RL(Rantena−RL)
ω 7, 6 nH
Cmout Capacitor de casamento Cmout = ωRantena1 qR
antena−RL
RL 5, 5 pF Fonte: próprio autor.
distribuídos. O cálculo do comprimento de onda de um sinal de frequência fundamental no laminado está mostrado abaixo:
λf = vp ⇒ λ =
vp
f
A velocidade de fase vp é dada por:
vp =
c
√
rµr
onde c é a velocidade da luz no vácuo, aproximadamente 3 × 108 m
s, r é a constante
dielétrica do substrato da placa Duroid, r = 3.48 e µr é a permeabilidade magnética
do susbtrato, µr = 1. A referência do laminado da Rogers é RO4350B. Os parâmetros
acima mencionados estão especificados pelo fabricante para uma freqüência de 10 GHz. Calculando vp e substituindo este valor na equação para λ, e usando para f o valor da
Foram escolhidos os capacitores e indutores a serem usados na montagem consul- tando o site da Farnell. Alguns comentários concernente aos cuidados na escolha destes componentes são relevantes e serão feitos adiante. Quanto ao encapsulamento, é importante que os dispositivos sejam do tipo montado em superfície (do inglês SMD, Surface Mounted
Devices), dado que o tamanho total de um circuito em PCI, operando em alta freqüência,
é crítico. Usando dispositivos SMD, a montagem ficará mais compacta. As resistências parasitas: resistência equivalente série (do inglês ESR, Equivalent Series Resistence) dos capacitores, e a resistência DC (do inglês DCR, DC Resistence) dos indutores, devem ser minimizadas pois são fontes importantes de perda de potência por efeito Joule. No caso do projeto integrado, devido a dificuldade de se fazer indutores com alto fator de qualidade Q no substrato de silício usando tecnologia CMOS, este efeito parasita é mais crítico. No caso de componentes discretos, estas resistências são baixas, da ordem de dezenas de miliohms. Por exemplo, o indutor de maior indutância usado, o indutor de choke, tem resistência DC parasita de 0, 86 Ω. Em relação aos indutores é também importante considerar a freqüência de auto-ressonância (do inglês SRF, Self Ressonance Frequency). A SRF deve ser maior do que a freqüência de operação do circuito. Como será realizado o processo de montagem da placa usando soldagem manual, foram escolhidos componentes SMD relativamente grandes, mas ainda pequenos em relação ao comprimento de onda da freqüência fundamental no laminado. Na tabela 8 estão listados os componentes usados.
Tabela 8 – Tabela dos indutores e capacitores usados no protótipo discreto. Símbolo Indutância Referência(Part No.)
Lm,in 6 nH ELJND12NKF Lf+Le+Lm,out 68 nH ELJND68NJ/KF L1 100 nH ELJNDR10J/KF Cm,in 20 pH Accu-P 0805 Cd 1, 9 pF Accu-P 0805 Cf 2 pF Accu-P 0805 Cm,out 5, 5 pF Accu-P 0805
Fonte: próprio autor.
O programa de desenho de PCI usado foi o TraxMaker. Os datasheets foram consultados para acrescentar à biblioteca de componentes do TraxMaker os desenhos (footprint) dos mesmos. Um importante cálculo a ser feito no projeto da PCI é o da largura ótima da trilha de sinal. Esta trilha deve possuir impedância característica de 50 Ω para que as reflexões que ocorrerão na interface entre o conector SMD de entrada e a trilha de sinal sejam minimizadas. Esta trilha foi desenhada como uma estrutura de guia de onda coplanar com plano de terra (do inglês Conductor Backed CPW, CPW de Coplanar
Figura 27 – Desenho ilustrativo de um guia de onda coplanar com plano de terra.
Fonte: Adaptado de (GUPTA et al., 1996)
O problema pode ser posto da seguinte forma: dado a espessura h do dielétrico da placa, a constante dielétrica r do substrato, e o valor da impedância característica
desejada Z0cp; obter as dimensões 2a e 2b, mostradas na figura 27. As equações disponíveis
são as de análise. Para projeto é desejável ter disponível as equações de síntese. Como estas equações não estão disponíveis em forma analítica fechada, serão buscados os valores das dimensões 2a e 2b usando o método de tentativa e erro, porém com uma primeira estimativa direcionada. É possível obter as equações de síntese que resolvem o problema enunciado acima para uma simplicação da estrutura da figura 27. Nesta simplificação é assumido que a espessura de dielétrico h e o plano de terra são infinitos.
O primeiro passo da metodologia de projeto aplicada foi calcular o valor da seguinte expressão:
Z0cp s
r+ 1
2 , (3.3)
onde Z0cp é o valor da impedância característica desejada para o guia de onda coplanar, e
r é o valor da permissividade elétrica do dielétrico. Duas situações são possíveis:
• Se Z0cp q r+1 2 ≥ 30π, então usa-se: a b = k1 = [1 − ( ex− 2 e2+ x) 4]1/2
• Se por outro lado, Z0cp q r+1 2 ≤ 30π, então usa-se: a b = k1 = ( eπ2/x−2 eπ2/x+2);
onde o valor de x é dado por x = Z0cp 30 s r+ 1 2 .
Assim, obtêm-se um estimativa inicial da razão ab para o método de tentativa e erro. Com o valor inicial de a e b, pode-se calcular as seguintes quantidades:
k1 = a b k10 = q 1 − k2 1 k6 = tanh(πa2h) tanh(πb2h) e finalmente k60 =q1 − k2 6
Uma vez determinado os valores de k1e k6, deve-se usar estes valores para determinar
o valor numérico das razões
K1
K10 e K6
K60
Novamente, duas condições aparecem em função do valor de ki:
• Se ki ∈ [0, 0.707] então usa-se a expressão abaixo:
Ki Ki0 = π ln(21+ √ k0i 1− √ k0i) ;
• Se ki ∈ [0.707, 1] então usa-se a expressão abaixo:
Ki Ki0 = 1 πln(2 1 +√ki 1 −√ki );
onde i deve assumir os valores i = 1 e i = 6. Em seguida, utiliza-se os valores das razões
K1
K10 e K6
K60 para determinar o parâmetro q por meio da expressão:
q = K6 K60 K1 K01 + K6 K60
A partir do cálculo de q pode-se determinar o valor da permissividade elétrica relativa efetiva re por meio da equação:
re= 1 + q(r− 1).
Finalmente, com o valor de re, calcula-se a impedância característica da linha coplanar
pela equação: Z0cp = 60π √ re 1 K1 K10 + K6 K60 (3.4)
Os valores de a e b foram determinados seguindo a metodologia descrita acima, e sujeito a algumas restrições de ordem tecnológica. A litografia da placa de circuito impresso impõe alguns limites. Os limites são:
1. Largura mínima da trilha de metal que é possível resolver é 0, 35 mm. Este valor tanto aplica-se a largura da trilha, quanto ao espaçamento entre trilhas vizinhas; 2. Diâmetro total mínimo da ilha é de 1, 75 mm;
3. Diâmetro mínimo do furo é de 0, 8 mm.
Como margem de segurança às variâncias do processo de litografia da PCI, resolveu- se impor que o espaçamento entre a trilha central e o plano de terra (b − a), ver figura 27, e a largura da trilha central 2a, deveriam ser maiores que 1mm. Sujeito a esta restrição, achou-se, via tentativa e erro, e seguindo a metodologia descrita, que quando a = 0, 9 mm e b = 2, 727 mm, a impedância característica assume o valor Z0cp = 50.029 Ω. Estes valores
de a e b, obedecem às restrições 2a ≥ 1 mm e b − a ≥ 1 mm. Portanto, considerando as restrições tecnológicas mencionadas anteriormente, as dimensões de projeto foram a = 0, 9
mm e b = 2, 73 mm.
O desenho da PCI foi feito usando o programa TraxMaker. O desenho final da placa está mostrado na figura 28. Junto com o litografia da PCI, foi feito também o projeto de uma PCI somente com dois conectores SMA, e o guia de onda coplanar com plano de terra para se fazer a caracterização do laminado de alta freqüência, duroid, e do guia de onda.
Figura 28 – (a) Desenho da placa de circuito impresso, (b) desenho da PCI para caracteri- zação do duroid e do guia.
Fonte: Próprio autor.