PROJETO DO CIRCUITO DE COMPENSAC ¸ ˜ AO - PROJETO E IMPLEMENTAC A O DE UMA FONTE CHAVEADA PARA

3.5 PROJETO DO CIRCUITO DE COMPENSAC¸ ˜AO

Primeiramente, deve ser determinado o ponto de operaç ão para todo o cir-cuito anal ógico da malha de realimentaç ão, tal an álise é realizada para que o mo-delo em pequenos sinais seja condizente com o funcionamento real do circuito. A polarizaç ão dos circuitos integrados presentes na malha de realimentaç ão ser á deta-lhado a seguir.

Começando a partir do regulador shunt, para garantir o funcionamento do componente TL431, uma corrente de catodo m´ınima para alimentaç ão interna deve ser estabelecida, logo, o resistor RLED tamb ém deve garantir IK,min junto com a corrente do LED. Equacionando a corrente em RLED tem-se:

IRLED,max= ^I^C,max

CT R_min ^{+ I}^K,min (50)

Substituindo as correntes de coletor pela tens ão nodal de acordo com o circuito da Figura 24 e rearranjando a equaç ão se obt ém:

V_out [V]

Figura 23: Formato de onda de tens ão de sa´ıda com detalhe no n´ıvel de tens ão da ondulaç ão produzida pelo filtro LC.

3.5 Projeto do Circuito de Compensac¸ ˜ao 58

I_RLED,max= ^V^CC − V_CE,sat+ I_K,minR_pullupCT R_min RpullupCT Rmin

(51) Do mesmo modo, a equaç ão da corrente do LED considerando apenas o lado do diodo é dado por:

IRLED,max= ^V^O− V_f − V_{T L431,min}

R_LED (52)

Igualando 51 com 52 e resolvendo para RLED obt ´em-se o valor m ´aximo admiss´ıvel para este resistor:

R_LED,max ≤ ^V^o^{− V}^F,LED^{− V}^{T L431,min}

V_CC− V_CE,sat+ I_K,minR_pullupCT R_min^R^pullup^{CT R}^min (53) O valor de refer ência do comparador determina o valor estabilizado em que o amplificador de erro tender á, logo, a tens ão de sa´ıda Vo do conversor em malha fechada é determinada pelo divisor resistivo formado por R1 e R2 na Figura 14, Atri-buindo um valor de R2 igual a 10 kΩ, o resistor R1 pode ser calculado pela relaç ão:

R₁ = R₂ V_o VREF − 1 = 90kΩ (54)

Conclu´ıdo o dimensionamento para polarizaç ão do componente TL431, é poss´ıvel calcular os componentes necess ários para o correto funcionamento do optoi-solador. O circuito integrado analisado para esta aplicaç ão é o CI PC817 da Sharp. Este modelo quando operado com 5 mA de corrente de coletor entrega uma variaç ão de CTR m´ınimo de 50%, podendo chegar a 600% para variaç ões da corrente no diodo em torno de 1 mA (SHARP, 2003).

A capacit ância parasita presente no transistor pode ser encontrada utili-zando informaç ões de tempo de subida e descida para mudanças de estado, como descrito por Toshiba (2017). A capacit ância parasita pode ser encontrada por:

C_OP = ^t^f

2, 2R_LCT R_{M IN} (55)

Para um CTR m´ınimo j á estabelecido, em condiç ões de resistor RLde 1 kΩ para uma corrente I_C de 2 mA, o tempo de descida é de aproximadamente 17 µs. A capacit ância para este cen ário é de:

3.5 Projeto do Circuito de Compensac¸ ˜ao 59

C_OP = ^17µS

2, 2 ∗ 1kΩ ∗ 0, 5 ^{= 15, 5pF} (56)

Logo, obt ém-se uma capacit ância parasita de 15,5 pF intr´ınseca entre os terminais coletor e emissor que deve ser considerada na compensaç ão total da malha. O projeto da malha de controle e compensaç ão é realizada analisando a funç ão de transfer ência da planta, j á deduzida no cap´ıtulo 2.5. Substituindo as gran-dezas envolvidas na equaç ão 10 por valores encontrados anteriormente, obt ém-se a seguinte equaç ão:

ˆ vo(s) ˆ d(s) ⁼ 9.467e07 s2+ 120s + 1.538e06 (57)

O ciclo de trabalho é modulado por meio da comparaç ão do sinal do am-plificador de erro com a onda dente de serra, e sua amplitude dita o ganho da etapa, tratado na equaç ão 58.

ˆ d(s) ˆ v_AE(s) ⁼ 1 V_P (58)

Com isso, o sinal de entrada passa a ser o sinal modulado na sa´ıda do amplificador de erro, que é dado pela equaç ão 59.

ˆ v_o(s) ˆ v_AE(s) ⁼ 1.893e07 s2 + 120s + 1.538e06 (59)

A funç ão de transfer ência apenas da planta, denominada GP(s), foi inserida no software MATLAB para an álise da resposta em frequ ência e fase, a resposta do conversor est á plotada na Figura 26. A partir da curva de bode é poss´ıvel determinar a margem de ganho e fase para estabelecer qual tipo de controlador ser á utilizado.

Observa-se uma mudança de fase do conversor na frequ ência de ganho unit ário de -179,3◦.

A frequ ˆencia de corte foi arbitrada em 10 kHz, com ganho de -46,4 dB neste ponto.

A alocaç ão de polos e zeros foram feitos pelo m étodo do fator K proposto por Venable (1983), a partir do valor de mudança de fase e a margem de fase de-sejado, um fator K espaça as frequ ências de polos e zeros de acordo com o tipo do controlador.

3.5 Projeto do Circuito de Compensac¸ ˜ao 60

Para este caso, o compensador deve incrementar os 179,3^◦ de defasagem somados a margem desejada de 45^◦, partindo da colaboraç ão de 90^◦ do integrador presente no circuito. A compensaç ão em fase necess ária resulta em:

Boost = 45^◦− (−179, 3◦) − 90^◦ = 134, 3^◦ (60) Esse incremento determina a necessidade de utilizac¸ ˜ao de um compensa-dor do tipo III.

Basso (2012) cita um problema de limite de ganho m´ınimo em funç ão de R_LED estar conectado diretamente em VO, que para margens de ganho baixas pode n ão suprir a polarizaç ão do circuito e resultar em uma reduç ão da regi ão linear de operaç ão do optoacoplador. A soluç ão é feita a partir da utilizaç ão de uma tens ão de polarizaç ão fixa utilizando um diodo Zener para fixar a tens ão de R_LED em V_Z, que quando considerado na modelagem em pequenos sinais faz com que a tens ão em Vz seja nula e desacoplada de Vo. O resultado da malha de realimentaç ão completa est á apresentada na Figura 24. RLED C₂ V_C(s) R_Pullup VDD VO(s) R_LOWER TL431 V_Z R_Z R₄ CTR GAE(s) AOC Kd

Figura 24: Circuito de realimentaç ão com denominaç ão de blocos do sistema din âmico.

Fonte: Autoria pr ´opria

Considerando a compensaç ão de fase necess ária calculada na equaç ão 60, a alocaç ão dos polos e zeros utiliza da t écnica proposta por Venable (1983) e

3.5 Projeto do Circuito de Compensac¸ ˜ao 61

melhorada a partir de iteraç ões para adequaç ão de margem de fase necess árias esta aplicaç ão. Para o projeto do compensador do tipo III dado por 61, Mattingly (2003) prop õe alocar o par de zeros pr óximos a fres para cancelar os efeitos dos polos do conversor, e ent ão alocar os polos nas vizinhanças de f_sw, e ap ós posicion á-los, deve-se verificar a resposta e mover suas posiç ões aos arredores buscando asdeve-segurar uma margem de fase m´ınima de 45^◦ por toda a banda passante em malha aberta.

Gc(s) = −G₀ 1 + ^ω^z1 s 1 + ^s ω_z2 1 + ^s ω_p1 1 + ^s ω_p2 (61)

Com o aux´ılio da ferramenta sisotool do software MATLAB, a sintonizaç ão dos pares de polos e zeros foi feita a fim de melhorar os resultados propostos por Mattingly (2003) e chegou-se no seguinte posicionamentos para fz1, fz2, fp1e fp2com uma resposta em frequ ência dado na figura 25 plotada em conjunto com a resposta em frequ ência do conversor.

fz1= 99Hz; fz2= 386Hz (62)

f_p1 = 2, 8M Hz; f_p2 = 1, 0M Hz (63)

Nota-se que a alocaç ão de um zero antes da frequ ência de resson ância causa um vale de amplitude antes de f_res, por ém ainda est ão pr óximos, o mesmo ocorre com os polos alocados pr óximos a fsw. Mesmo com estas n ão idealidades, este formato fez com que margem de fase se manteve igual ou maior a 45^◦ em toda a banda passante.

O ganho do compensador em CC denominado G0, dado por 65, é composto pela multiplicaç ão de dois ganhos, um causado pelos componentes de polarizaç ão do optoacoplador, A_OP, com o ganho em 0 Hz da malha de compensaç ão formada no re-gulador shunt, denominada GAE(s). observa-se que o ganho AOP é inversamente pro-porcional a RLED, sua alteraç ão para valores relativamente baixos, segundo Toshiba (2017), pode provocar variaç ões bruscas de CTR, tornando o comportamento do op-toacoplador imprevis´ıvel, logo, R_LED é fixado e o ganho em malha aberta é ajustado a partir da escolha de R2.

3.5 Projeto do Circuito de Compensac¸ ˜ao 62 0 10 20 30 40 50 60 70 80 Magnitude (dB) 10-1 100 101 102 103 104 105 106 107 108 -90 -45 0 45 90 Fase (graus) Diagrama de Bode de Gc(s) Frequência (Hz) f_res f_sw

Figura 25: Diagrama de Bode de Gc(s) demarcando as frequ ências de interesse na alocaç ão de polos.

Fonte: Autoria pr ´opria

G₀ = CT R_min^R^pullup R_LED ∗ ^R²

R₁ (65)

A escolha de RLED é feita a partir da equaç ão 53, o resistor é escolhido considerando a tens ão reversa do Zener de 15 V, a corrente m´ınima de polarizaç ão igual a 1 mA, V_DD sendo a tens ão de refer ência de sa´ıda do CI SG3524 e R_pullup igual a 20 kΩ obt ém-se:

R_LED,max ≤ ^{15 − 1 − 2, 5}

5 − 0, 3 + 1m ∗ 20K ∗ 0, 5∗ 20K ∗ 0, 5 = 7, 82kΩ (66) Uma margem de seguranc¸a de 20% ´e imposta resultando em um valor de R_LED igual a 6, 26kΩ.

Definidos os resistores, o ganho a ser inserido pelo circuito de polarizac¸ ˜ao A_OP resulta em:

A_OP = 0.5 ∗ ^20k

6, 26k ^{= 1, 59× ≡ 1, 2dB} (67)

Este ganho é adicionado pelos componentes presentes na polarizaç ão do optoacoplador, no entanto, o ganho do compensador GAE(s) deve ser projetado le-vando em consideraç ão esta amplitude j á estabelecida por RLED. Logo, o ganho

con-3.5 Projeto do Circuito de Compensac¸ ˜ao 63

siderado para GAE(s) ´e dado por:

G_AE(dB) = G_{f c}(dB) − A_OP(dB) = 46, 4 − 1, 20 = 45, 2dB ≡ 186, 17× (68)

A escolha de R2 a partir do ganho necess ário foi deduzida por Basso (2012) e calculado a partir da equaç ão 69, enquanto que os outros componentes em funç ão das posiç ões dos polos e zeros foram calculados pelas equaç ões 70 at é 73.

R2 = ^G^AE^(f^c^)R¹^R^LED R_pullupCT R_min s 1 + f_c fp1 2^s 1 + f_c fp2 2 s 1 + f_z1 f_c 2^s 1 + f_c f_z2 2 (69) R₃ = ^R¹^f^z2 f_p2− f_z2 ⁽⁷⁰⁾ C1 = ¹ 2πf_z1R₂ (71) C₂ = ¹ 2πf_p2R_pullup (72) C₃ = ^f^p2− fz2 2πR₁f_p2f_z2 (73)

Por último, o dimensionamento do resistor de polarizaç ão do diodo Zener é calculado a partir da equaç ão 74.

R_Z = ^(V^o− V_Z)R_pullupCT R_min

(V cc − V CE, sat) − (IZ,pol+ IK,min)RpullupCT Rmin

(74)

Adotando uma corrente de 2 mA exclusiva ao Zener e uma tens ˜ao VZ de 15 V tem-se RZ igual a 2,59 kΩ.

O c álculo dos resistores e capacitores pertencentes a malha de compensaç ão al ém dos componentes respons áveis pela polarizaç ão de acordo com a Figura 24 est ão resumido na Tabela 10.

A resposta em frequ ência do loop em malha aberta dado pela equaç ão 32 resulta na curva vista na Figura 26. Comparando as curvas, é poss´ıvel observar o

3.5 Projeto do Circuito de Compensaç ão 64 Componentes de Gc(s) Optoacoplador PC817 CTR min./m áx. 50%/600% C_OP (Rpullup = 1kΩ) 15pF Resistores R₁ 90kΩ R₂ 405kΩ R₃ 34Ω R_lower 10kΩ R_pullup 20kΩ R_LED 6, 26kΩ R_Z 2, 6kΩ Capacitores C₁ 4nF C₂ 8pF C₃ 5nF

Tabela 10: Componentes para o circuito de compensaç ão. Fonte: Autoria pr ópria.

-150 -100 -50 0 50 100 Magnitude (dB) Gp(s) T(s) 100 101 102 103 104 105 106 107 -270 -225 -180 -135 -90 -45 0 Fase (deg) Diagrama de Bode de Gp(s) e T(s) Frequência (Hz)

Figura 26: Amplitude e Fase do Conversor e em Malha aberta. Fonte: Autoria pr ´opria

3.5 Projeto do Circuito de Compensac¸ ˜ao 65

ganho em baixas frequ ências alto, inserido pelo integrador, al ém do ganho necess ário para atingir a banda passante desejada. A margem de fase do sistema est á pr óximo a 90◦com margem por toda banda passante, a invers ão de fase acontece na faixa de 2 MHz atenuados em 60 dB, o que garante a regulaç ão em variaç ões para correntes m´ınimas de carga como citado por Choi (2010).

0 10 20 30 40 50 60 70 0 5 10 15 20 25 30 35 40 45

Resposta a um degrau, Compensado e não Compensado

Tempo (millisegundos) Tensão de Saída (V) Gp(s) T(s)

Figura 27: Resposta a um degrau para planta compensada e n ˜ao compensada.

Fonte: Autoria pr ´opria

A Figura 27 exibe a comparaç ão entre a respostas do sistema n ão-compensado e compensado, o resultado da compensaç ão fica evidente na atenuaç ão da resson ância dado pelo fator Q do filtro LC, que tende a piorar em situaç ões de cargas leves. Uma ultrapassagem na resposta compensada ainda existe, por ém est á a n´ıveis toler áveis, al ém de oferecer a vantagem de elevar a velocidade de resposta do controle, a res-posta da tens ão de sa´ıda ao degrau do circuito n ão-compensado apresenta picos de tens ão de n´ıveis pr óximos ao dobro da amplitude do degrau, o que poderia provocar danos em componentes alimentados por esta fonte.

Outra melhora significativa est ´a no tempo de entrada em regime, que me-lhorou de 63,7 ms para 2,6 ms, o tempo de assentamento reduziu em 95,6%.

Ap ós a validaç ão do projeto matem ático da malha de controle, a simulaç ão do circuito compensado foi implementada utilizando o software PSIM da Powersim Inc., sendo que o modelo simulado foi dividido em blocos de mesmo modo como foi separado as funç ões de transfer ência.

3.5 Projeto do Circuito de Compensac¸ ˜ao 66

O primeiro bloco representando o conversor estudado, como o modelo do conversor half-bridge é um derivado a partir do Buck, a sua simplificaç ão é v álida. Mant ém-se igual os componentes passivos LC, por ém a tens ão de entrada é igual a tens ão m édia de sa´ıda da ponte retificadora do secund ário. Apenas um Buck de mesmas caracter´ısticas do conversor projetado foi estudado, representando apenas o barramento positivo em refer ência ao tape central do transformador, o barramento negativo considera-se um comportamento id êntico para simplificaç ão do modelo.

Figura 28: Modelo do circuito simulado no software PSIM. Fonte: Autoria pr ´opria

V_out[V]

D 0.1

D 0.3

Figura 29: Resposta de Gp(s)a alteraç ões do valor de duty cycle. In´ıcio em D = 0.1, em 0,03 s um degrau é dado para D = 0.3 e em 0,06s um degrau negativo é dado em D para D = 0.1 novamente (Malha aberta).

3.5 Projeto do Circuito de Compensac¸ ˜ao 67

V_in [V]

I_out [A]

V_out [V]

Figura 30: Resposta de Vout a variaç ão de tens ão de entrada aos 0,04s e corrente na carga Ioutaos 0,06s (Malha fechada).

Fonte: Autoria pr ´opria

A resposta din âmica do conversor para variaç ões no duty cycle mostrada na Figura 29 exibe o mesmo comportamento oscilat ório nos transientes de D, resul-tando em picos de tens ão de transit ório e demora na estabilizaç ão de at é 20ms. Esta caracter´ıstica de resposta é comum em filtros LC com um fator Q maior que a unidade, neste caso, devido a capacit ância ser de ordem maior que a indut ância do filtro, o fa-tor Q resultante é de 10,33, logo, espera-se que o compensador deva ser capaz de atenuar estas oscilaç ões e estabilizar a tens ão com maior velocidade.

Avaliando o sinal da tens ão VO, o compensador consegue manter a sa´ıda estabilizada em regime permanente e responde bem a pequenas perturbaç ões nas vari áveis de entrada do sistema: corrente de sa´ıda e tens ão de entrada. Na Figura 30, a tens ão VO é medida em regime, no instante 0,04 s um degrau em Vin é aplicado, Vo é perturbado positivamente retornando ao valor de regime em menos de 5 ms ap ós o degrau. Seguindo o tempo em regime, um incremento na corrente de sa´ıda é aplicado em 0,06 s segundos causando uma r ápida queda de tens ão com retorno ao valor de regime, concluindo que o controlador est á de fato compensando perturbaç ões com uma velocidade satisfat ória.

3.5 Projeto do Circuito de Compensac¸ ˜ao 68 A V A V V out

Figura 31: Simulaç ão do comportamento da tens ão do barramento positivo atrav és de uma carga modulada por um sinal de áudio, si-mulando a carga de um amplificador de pot ência.

Fonte: Autoria pr ´opria

Vout [V]; Vsig @ 100 Hz

V_out [V]; Vsig @ 1 KHz

V_out [V]; Vsig @ 10 KHz

Figura 32: Amplitude de ripple para o sinal de ´audio em 100 Hz, 1 kHz e 10 kHz e pot ˆencia de sa´ıda de 62 W pico.

Fonte: Autoria pr ´opria

casos em que a tens ão de sa´ıda deve manter um certo n´ıvel de queda de tens ão, para o caso da alimentaç ão de uma carga de corrente pulsante, um barramento por vez deve fornecer pot ência a carga como j á foi explanado em 2, logo, a curva de corrente consumida pelo amplificador em apenas um barramento pode ser simplificada como uma senoide retificada em 180◦.

3.5 Projeto do Circuito de Compensac¸ ˜ao 69

um transistor em base-comum, que modula a alimentaç ão de tens ão a um resistor representando a resist ência de um alto-falantes de 8 Ω acrescido de uma carga de polarizaç ão em paralelo como mostrado na Figura 31.

Por último, o teste de queda de tens ão é verificado por toda a faixa aud´ıvel de frequ ência do sinal de modulaç ão da corrente, foi escolhido sinais senoidais de en-trada de 100 Hz, 1 kHz e 10 kHz, simulando ”graves”, ”m édios”e ”agudos”de um sinal de áudio, nota-se nos resultados da simulaç ão mostrado na Figura 32, que em altas frequ ências a oscilaç ão é bastante atenuada enquanto que quando se reproduzem graves ocorre acr éscimos na ondulaç ão em baixa frequ ência no barramento, por ém com n´ıveis de oscilaç ão ainda menores que 580 mV de pico a pico.

Os resultados obtidos em simulaç ão se mostraram de acordo com o projeto, mostrando que esta aplicaç ão do TL431 e optoacoplador oferece bom desempenho fazendo o uso de poucos componentes e CIs de baixo custo, al ém de poder ser im-plementado com a isolaç ão galv ânica requerida para fontes de alimentaç ão.

4 IMPLEMENTAC¸ ˜AO E RESULTADOS

Para comprovaç ão dos resultados te óricos e simulados, o conversor CA-CC foi constru´ıdo em uma placa de circuito impresso desenhada no software EAGLE da Autodesk Inc. Um diagrama completo do circuito, dispon´ıvel na Figura 33 foi pro-jetado a partir do conversor half-bridge apresentado na Seç ão 2.3.1, com a sa´ıda alimentando a carga, seja ele uma carga resistiva ou um amplificador de áudio, a sa´ıda é aferida a partir de um sensor de tens ão, que ent ão é calculada a diferença e repassado ao isolador óptico, como comentado na Seç ão 2.5. Ap ós isolado o sinal de realimentaç ão, a sa´ıda é inserida no circuito oscilador formado pelo CI SG3524, que entrega um sinal modulado por largura de pulso ao driver de gate dos MOSFETs presentes no conversor, como mencionado na Seç ão 3.3.

Sensor de Tensão e Amplificador de Erro Oscilador gate driver Optoisolador +Vcc GND -Vcc 127V AC Amplificador de Áudio 2 canais

Figura 33: Esquema resumido do circuito implementado. Fonte: Autoria pr ´opria

O desenho das trilhas do circuito impresso para o circuito de pot ência foi realizado seguindo algumas regras de roteamento proposto por Sha et al. (2015) para reduç ão de ru´ıdos emitidos e captados, foram eles:

• Trilhas feitas a mais curta e reta poss´ıvel, sendo que quanto mais larga a trilha melhor, isso evita a criaç ão de indut âncias parasitas causando a reduç ão dos

4 Implementac¸ ˜ao e Resultados 71

picos de tens ˜ao em transientes de chaveamento;

• Reduç ão da área interna f´ısica dos loops de corrente o m áximo poss´ıvel, o que aumenta a imunidade à ru´ıdos e reduz a indut ância parasita das trilhas;

• Espaço isolado entre prim ário e secund ário, determinado pelos componentes isolantes (transformador e optoacoplador);

• Criaç ão de conex ão dos pontos de terra únicos para cada tipo de circuito (aci-onamento, conversor, feedback, etc.), que consiste na divis ão de conex ões ao comum em um mesmo ponto de partida, separando a circulaç ão de corrente alta de circuitos mais sens´ıveis a ru´ıdos.

O prot ótipo constru´ıdo mostrado na Figura 34 inclui uma placa especial-mente ao conversor CA-CC, com a entrada ligada a um variac de 127 V e sa´ıda co-nectada a duas cargas eletr ônicas modelo 8522 da fabricante B&K Precision, configu-radas como resist ência fixa de 8,33 Ω, uma outra placa foi produzida destinada ao mo-dulador PWM e acionamento dos MOSFETs alimentada por uma fonte de alimentaç ão de bancada em 15 V, na sua sa´ıda, dois sinais PWM complementares s ão ligados ao conversor por meio de um conector macho na placa moduladora e f êmea na placa do conversor est ático.

Figura 34: Fotografia do prot ´otipo implementado, na placa maior est ´a o conversor, ligado por meio de conectores a placa do driver das chaves.

No documento PROJETO E IMPLEMENTAC A O DE UMA FONTE CHAVEADA PARA AMPLIFICADORES DE A UDIO DE CLASSE AB (páginas 59-74)