UNIVERSIDADE ESTADUAL DE CAMPINAS
FACULDADE DE ENGENHARIA ELÉTRICA E DE COMPUTAÇÃO
1
EA772
CIRCUITOS
LÓGICOS
LISTA
DE
EXERCÍCIOS
1º Semestre, 2015
Minimização de funções, Cicuitos combinacionais e aplicações, Circuitos aritméticos, Codificadores, Multiplexadores.
Exercício 1. a) Modifique a estrutura do PLD da figura abaixo de modo que ela possa receber três entradas. b) Usando esse PLD de três entradas, mostre como implementar a função x = A' BC + AB'C + ABC '+ ABC.
(Tocci & Widmer, 9a Edição; Problema 4.45, página 103)
Exercício 2. Um componente bastante usado em circuitos lógicos é a matriz lógica programável (ou PLA, do inglês Programmable Logic Array). Uma PLA usa como entrada um conjunto de sinais e os complementos desses sinais (que podem ser implementados por um conjunto de inversores). A lógica é implementada a partir de dois estágios: o primeiro é uma matriz de portas AND que formam o conjunto de termos produto (também chamados mintermos); o segundo estágio é uma matriz de portas OR, cada uma efetuando uma soma lógica de qualquer quantidade dos mintermos. Cada um dos mintermos pode ser o resultado do produto lógico de qualquer dos sinais de entrada ou de seus complementos.
É comum, em lugar de desenhar toddas as portas lógicas de cada um dos estágios, representar apenas a posição das portas lógicas em uma matriz, conforme ilustra a figura a seguir.
UNIVERSIDADE ESTADUAL DE CAMPINAS
FACULDADE DE ENGENHARIA ELÉTRICA E DE COMPUTAÇÃO
2
A partir da figura apresentada, infere-se que as entradas JKL=000 e JKL=101 levam a saídas MNO iguais, respectivamente, a
a) 000 e 000 b) 000 e 010 c) 100 e 101 d) 101 e 000 e) 101 e 010
(ENADE 2014, Prova Engenharia de Computação, Questão 23) Exercício 3. Um processo monitora três parâmetros para controle de qualidade: A, B, C. Cada parâmetro possui um valor na decisão final da qualidade. A existência do parâmetro A pesa 30% na decisão final, enquanto os parâmetros B e C pesam 30% e 40%, respectivamente. O grau de aprovação do processo é dado pela soma dos percentuais desses três parâmetros. O produto gerado pelo processo é considerado aprovado, caso o grau de qualidade seja superior ou igual a 60%, e reprovado, se o grau de qualidade for inferior ou igual a 30%. Caso o grau de qualidade esteja entre 30% e 60%, a decisão de aprovação ou reprovação é indiferente. Por exemplo, se um produto apresentar os parâmetros A e B, terá grau de qualidade de 30%+30%=60%, levando à sua aprovação.
Com base na situação descrita, projete um circuito lógico com o menor número possível de portas lógicas, para determinar a aprovação ou não do produto de acordo com a presença de seus parâmetros. As entradas do circuito serão os sinais A, B, C, e a saída será um sinal Z. Para atingir esse objetivo, faça o que se pede nos itens a seguir.
a) Monte uma tabela verdade do sistema com a formação ABC. b) Desenhe o circuito final otimizado utilizando portas lógicas.
(ENADE 2014, Prova Engenharia de Computação, Questão Discursiva 5) 21
E' E,Z/ KDWhdK
QUESTÃO 23
hŵĐŽŵƉŽŶĞŶƚĞďĂƐƚĂŶƚĞƵƐĂĚŽĞŵĐŝƌĐƵŝƚŽƐůſŐŝĐŽƐ Ġ Ă ŵĂƚƌŝnj ůſŐŝĐĂ ƉƌŽŐƌĂŵĄǀĞů ;ŽƵ W>͕ ĚŽ ŝŶŐůġƐ
Programmable Logic ArrayͿ͘ hŵĂ W> ƵƐĂ ĐŽŵŽ
ĞŶƚƌĂĚĂ Ƶŵ ĐŽŶũƵŶƚŽ ĚĞ ƐŝŶĂŝƐ Ğ ŽƐ ĐŽŵƉůĞŵĞŶƚŽƐ ĚĞƐƐĞƐƐŝŶĂŝƐ;ƋƵĞƉŽĚĞŵƐĞƌŝŵƉůĞŵĞŶƚĂĚŽƐƉŽƌƵŵ ĐŽŶũƵŶƚŽĚĞŝŶǀĞƌƐŽƌĞƐͿ͘ůſŐŝĐĂĠŝŵƉůĞŵĞŶƚĂĚĂĂ ƉĂƌƟƌĚĞĚŽŝƐĞƐƚĄŐŝŽƐ͗ŽƉƌŝŵĞŝƌŽĠƵŵĂŵĂƚƌŝnjĚĞ ƉŽƌƚĂƐ E͕ ƋƵĞ ĨŽƌŵĂŵ Ž ĐŽŶũƵŶƚŽ ĚĞ ƚĞƌŵŽƐͲ ƉƌŽĚƵƚŽ;ƚĂŵďĠŵĐŚĂŵĂĚŽƐmintermosͿ͖ŽƐĞŐƵŶĚŽ ĞƐƚĄŐŝŽ Ġ ƵŵĂ ŵĂƚƌŝnj ĚĞ ƉŽƌƚĂƐ KZ͕ ĐĂĚĂ ƵŵĂ ĞĨĞƚƵĂŶĚŽƵŵĂƐŽŵĂůſŐŝĐĂĚĞƋƵĂůƋƵĞƌƋƵĂŶƟĚĂĚĞ ĚŽƐŵŝŶƚĞƌŵŽƐ͘ĂĚĂƵŵĚŽƐŵŝŶƚĞƌŵŽƐƉŽĚĞƐĞƌŽ ƌĞƐƵůƚĂĚŽĚŽƉƌŽĚƵƚŽůſŐŝĐŽĚĞƋƵĂůƋƵĞƌĚŽƐƐŝŶĂŝƐ ĚĞĞŶƚƌĂĚĂŽƵĚĞƐĞƵƐĐŽŵƉůĞŵĞŶƚŽƐ͘ ĐŽŵƵŵ͕ Ğŵ ůƵŐĂƌ ĚĞ ĚĞƐĞŶŚĂƌ ƚŽĚĂƐ ĂƐ ƉŽƌƚĂƐ ůſŐŝĐĂƐĚĞĐĂĚĂƵŵĚŽƐĞƐƚĄŐŝŽƐ͕ƌĞƉƌĞƐĞŶƚĂƌĂƉĞŶĂƐ ĂƉŽƐŝĕĆŽĚĂƐƉŽƌƚĂƐůſŐŝĐĂƐĞŵƵŵĂŵĂƚƌŝnj͕ĐŽŶĨŽƌŵĞ ŝůƵƐƚƌĂĂĮŐƵƌĂĂƐĞŐƵŝƌ͘ ƉĂƌƟƌ ĚĂ ĮŐƵƌĂ ĂƉƌĞƐĞŶƚĂĚĂ͕ ŝŶĨĞƌĞͲƐĞ ƋƵĞ ĂƐ ĞŶƚƌĂĚĂƐ:<>сϬϬϬĞ:<>сϭϬϭůĞǀĂŵĂƐĂşĚĂƐDEK ŝŐƵĂŝƐ͕ƌĞƐƉĞĐƟǀĂŵĞŶƚĞ͕Ă A 000 e 000. B 000 e 010. C 100 e 101. D 101 e 000. E 101 e 010. QUESTÃO 24 ĐĞƌĐĂĚŽƉƌŽƚŽĐŽůŽĚĞƚƌĂŶƐƉŽƌƚĞdW;Transmission Control ProtocolͿ ƵƟůŝnjĂĚŽ ŶĂ /ŶƚĞƌŶĞƚ͕ ĐŽŶƐŝĚĞƌĞ Ž ĞƐƋƵĞŵĂ ĂďĂŝdžŽ͕ ƋƵĞ ŵŽƐƚƌĂ Ă ĐŽŵƵŶŝĐĂĕĆŽ ĞŶƚƌĞ ĚŽŝƐƉƌŽĐĞƐƐŽƐĞ͘EŽĚŝĂŐƌĂŵĂ͕ŽƚĞŵƉŽĐƌĞƐĐĞ ĚĞĐŝŵĂƉĂƌĂďĂŝdžŽĞĂƐƐĞƚĂƐĚŝĂŐŽŶĂŝƐƌĞƉƌĞƐĞŶƚĂŵ ƐĞŐŵĞŶƚŽƐdWĞŶǀŝĂĚŽƐĚĞƉĂƌĂŽƵĚĞƉĂƌĂ͕ ĚĞƉĞŶĚĞŶĚŽĚĂŽƌŝĞŶƚĂĕĆŽĚĂƐĞƚĂ͘KƐŶƷŵĞƌŽƐĚĞ ƐĞƋƵġŶĐŝĂĚŽƐĚĂĚŽƐĚĞĂƉůŝĐĂĕĆŽĞŶǀŝĂĚŽƐĚĞƉĂƌĂ ĞƐƚĆŽŝŶĚŝĐĂĚŽƐƐŽďƌĞĂƐƐĞƚĂƐ͘KƉƌŽĐĞƐƐŽĞŶǀŝŽƵ ƐĞŐŵĞŶƚŽƐ ĐŽŵ ϰϬ bytes ĚĞ ĚĂĚŽƐ ĚĞ ĂƉůŝĐĂĕĆŽ ƉĂƌĂ ͘ K ŶƷŵĞƌŽ ĚĞ ƐĞƋƵġŶĐŝĂ ĚŽ ƉƌŝŵĞŝƌŽ byte ĞŶǀŝĂĚŽĂƚƌĂǀĠƐĚĂĐŽŶĞdžĆŽĚĞƉĂƌĂĨŽŝϮϬ͘ŽƐ ƋƵĂƚƌŽƐĞŐŵĞŶƚŽƐĞŶǀŝĂĚŽƐĚĞƉĂƌĂ͕ŽƐĞŐƵŶĚŽ ƐĞŐŵĞŶƚŽ ĨŽŝ ƉĞƌĚŝĚŽ ƉĞůĂ ƌĞĚĞ Ğ ŶĆŽ ĂůĐĂŶĕŽƵ Ž ĚĞƐƟŶŽ͘ A B seq = 60 seq = 20 seq = 100 seq = 140 ACK = ? t0 ŽŵďĂƐĞŶĂƐŝƚƵĂĕĆŽĚĞƐĐƌŝƚĂĂĐŝŵĂ͕ŽŶƷŵĞƌŽĚĞ ĐŽŶĮƌŵĂĕĆŽ;<ͿĞŶǀŝĂĚŽƉĞůŽdWĚĞƉĂƌĂ͕ŶŽ ŝŶƐƚĂŶƚĞĚĞƚĞŵƉŽƚϬ͕ĠŝŐƵĂůĂ A 20. B 59. C 60. D 100. E 140. ÁREA LIVRE
*R14201421*
UNIVERSIDADE ESTADUAL DE CAMPINAS
FACULDADE DE ENGENHARIA ELÉTRICA E DE COMPUTAÇÃO
3
Exercício 4. Considerando um concurso onde os candidatos serão avaliados a partir da combinação das respostas binárias (sim – 1 ou não – 0) a quatro questões (A, B, C e D), construiu-se o seguinte circuito digital para selecionar os citados candidatos.
Sabendo que o LED L1 só acenderá para o nível lógico 1 na sua entrada, e que isso seria a indicação de aprovação, qual das alternativas a seguir apresenta corretamente possíveis combinações binárias das respostas às questões A, B, C e D, nessa sequência, que garantem a aprovação de um candidato? a) 0011, 0001 e 0010 b) 1001, 1101 e 1110 c) 0111, 1001 e 1011 d) 0110, 1010 e 1000 e) 1011, 1101 e 1010
(ENADE 2014, Prova Engenharia Elétrica, Questão 25)
Exercício 5. Em um sistema de automação industrial, um motor será ligado quando ocorrer determinadas combinações do acionamento de chaves e sensores. Dessa forma, deverá ser criada uma função lógica combinacional X = f A, B,C, D
(
)
, em que A e C representam chaves, B e D representam sensores e X representa o acionamento do motor.Para isso, construiu-se a Tabela Verdade das variáveis envolvidas, conforme mostrado abaixo.
Na Tabela Verdade, A , B , C e D são as entradas e X é a saída. O símbolo ? representa a condição de don’t care ou não importa para a saída
X . O símbolo ' representa inversão lógica. Dessa forma, B', por exemplo, significa B invertido ou complementado.
24
QUESTÃO 25
ŽŶƐŝĚĞƌĂŶĚŽ Ƶŵ ĐŽŶĐƵƌƐŽ ŽŶĚĞ ŽƐ ĐĂŶĚŝĚĂƚŽƐ
ƐĞƌĆŽĂǀĂůŝĂĚŽƐĂƉĂƌƟƌĚĂĐŽŵďŝŶĂĕĆŽĚĂƐƌĞƐƉŽƐƚĂƐ
ďŝŶĄƌŝĂƐ;ƐŝŵͲϭŽƵŶĆŽͲϬͿĂƋƵĂƚƌŽƋƵĞƐƚƁĞƐ;͕͕
Ğ Ϳ͕ ĐŽŶƐƚƌƵŝƵͲƐĞ Ž ƐĞŐƵŝŶƚĞ ĐŝƌĐƵŝƚŽ ĚŝŐŝƚĂů ƉĂƌĂ
ƐĞůĞĐŝŽŶĂƌŽƐĐŝƚĂĚŽƐĐĂŶĚŝĚĂƚŽƐ͘
A B C D L1^ĂďĞŶĚŽƋƵĞŽ> >ϭƐſĂĐĞŶĚĞƌĄƉĂƌĂŽŶşǀĞůůſŐŝĐŽ
ϭ ŶĂ ƐƵĂ ĞŶƚƌĂĚĂ͕ Ğ ƋƵĞ ŝƐƐŽ ƐĞƌŝĂ Ă ŝŶĚŝĐĂĕĆŽ ĚĞ
ĂƉƌŽǀĂĕĆŽ͕ƋƵĂůĚĂƐĂůƚĞƌŶĂƟǀĂƐĂƐĞŐƵŝƌĂƉƌĞƐĞŶƚĂ
ĐŽƌƌĞƚĂŵĞŶƚĞ ƉŽƐƐşǀĞŝƐ ĐŽŵďŝŶĂĕƁĞƐ ďŝŶĄƌŝĂƐ ĚĂƐ
ƌĞƐƉŽƐƚĂƐăƐƋƵĞƐƚƁĞƐ͕͕Ğ͕ŶĞƐƐĂƐĞƋƵġŶĐŝĂ͕
ƋƵĞŐĂƌĂŶƚĞŵĂĂƉƌŽǀĂĕĆŽĚĞƵŵĐĂŶĚŝĚĂƚŽ͍
A
ϬϬϭϭ͕ϬϬϬϭĞϬϬϭϬ
B
ϭϬϬϭ͕ϭϭϬϭĞϭϭϭϬ
C
Ϭϭϭϭ͕ϭϬϬϭĞϭϬϭϭ
D
ϬϭϭϬ͕ϭϬϭϬĞϭϬϬϬ
E
ϭϬϭϭ͕ϭϭϬϭĞϭϬϭϬ
ÁREA LIVRE
QUESTÃO 26
ŝǀĞƌƐŽƐ ƉĂƌąŵĞƚƌŽƐ ƉŽĚĞŵ ƐĞƌ ŽďƟĚŽƐ Ă ƉĂƌƟƌ
ĚĂƌĞƐƉŽƐƚĂĚĞƵŵƐŝƐƚĞŵĂĚĞĐŽŶƚƌŽůĞĚĞƐĞŐƵŶĚĂ
ŽƌĚĞŵ Ă ƵŵĂ ĞŶƚƌĂĚĂ ĚŽ ƟƉŽ ĚĞŐƌĂƵ ƵŶŝƚĄƌŝŽ͕
ĐŽŶĨŽƌŵĞŵŽƐƚƌĂĚŽŶŽŐƌĄĮĐŽĂƐĞŐƵŝƌ͘
1,0 +G 1,0 Overshoot 0,9 0,1 0 Tempo de subida Tempo de pico Tempo de acomodação t Ts ess Tp y(t) Mpt Tr Tr 1 íGKZ&͕Z͖͘͘/^,KW͕Z͘,͘Sistemas de controle modernos͕ϴǐĞĚ͘ZŝŽ ĚĞ:ĂŶĞŝƌŽ͗>ŝǀƌŽƐdĠĐŶŝĐŽƐĞŝĞŶơĮĐŽƐ͕ϮϬϬϭ;ĂĚĂƉƚĂĚŽͿ͘
ŽŶƐŝĚĞƌĂŶĚŽ ƋƵĞ Ă ĨƵŶĕĆŽ ĚĞ ƚƌĂŶƐĨĞƌġŶĐŝĂ
Y(s) ĚŽ ƐŝƐƚĞŵĂ ĚĞ ƐĞŐƵŶĚĂ ŽƌĚĞŵ Ġ ĚĂĚĂ ƉŽƌ
Y(s) =
1
s
2+ 1,4s + 4
͕ Ž ǀĂůŽƌ ĚŽ ƚĞŵƉŽ ĚĞ
ĂĐŽŵŽĚĂĕĆŽ T
sƉĂƌĂ ƋƵĞ Ă ƌĞƐƉŽƐƚĂ ĚŽ ƐŝƐƚĞŵĂ
ĞƐƚĞũĂ ĚĞŶƚƌŽ ĚĞ ƵŵĂ ĨĂŝdžĂ ĚĞ цϮй ĚŽ ǀĂůŽƌ ĮŶĂů
ƐĞƌĄĚĞ
A
Ϯ͕ϴϱƐ͘
B
ϯ͕ϳϱƐ͘
C
ϰ͕ϬϬƐ͘
D
ϱ͕ϬϬƐ͘
E
ϭϬ͕ϬϬƐ͘
ÁREA LIVRE
*R17201424*
UNIVERSIDADE ESTADUAL DE CAMPINAS
FACULDADE DE ENGENHARIA ELÉTRICA E DE COMPUTAÇÃO
4
A expressão lógica minimizada para a função X pode ser representada por: a) X = AB + AD + AC
b) X = A' D + A'C + A' B c) X = ABD'+ A' BD + AC d) X = AC ' D + ACD'+ AB
e) X = AB'C ' D + AB'C ' D + AB'CD'
(ENADE 2014, Prova Engenharia Elétrica, Questão 30) Exercício 6. Dada a função Booleana 𝑓 𝑤, 𝑥, 𝑦, 𝑧 = 4,8,10,11,12,15 +
9,14
! , pede-se:
a) Construa a Tabela Verdade para esta função.
b) Obtenha as formas canônicas de soma de produtos e produto de somas. c) Obtenha todas as possíveis expressões mínimas desta função Booleana utilizando o Método de Quine-McCluskey (Mostre todos os passos da minimização!).
d) Obtenha todas as possíveis expressões mínimas desta função Booleana utilizando o Método do Mapa de Karnaugh (Mostre todos os passos da minimização!).
e) É possível obter expressões mínimas desta função com um menor número de literais? Se sim, mostre como obter pelo menos uma destas expressões mínimas.
(Elias 2014; Questão 2 da Prova 2 – EA772) Exercício 7. Deseja-se transmitir uma sequência binária com 4 bits (D3 D2
D1 D0, em que D0 é o bit menos significativo e D3 é o bit mais significativo).
No transmissor deve-se acrescentar um bit de paridade à sequência binária original com o objetivo de se obter uma sequência de 5 bits (P D3 D2 D1 D0)
27 E' E,Z/ > dZ/ QUESTÃO 30 ŵ Ƶŵ ƐŝƐƚĞŵĂ ĚĞ ĂƵƚŽŵĂĕĆŽ ŝŶĚƵƐƚƌŝĂů͕ Ƶŵ ŵŽƚŽƌ ƐĞƌĄ ůŝŐĂĚŽ ƋƵĂŶĚŽ ŽĐŽƌƌĞƌ ĚĞƚĞƌŵŝŶĂĚĂƐ ĐŽŵďŝŶĂĕƁĞƐĚŽĂĐŝŽŶĂŵĞŶƚŽĚĞĐŚĂǀĞƐĞƐĞŶƐŽƌĞƐ͘ ĞƐƐĂ ĨŽƌŵĂ͕ ĚĞǀĞƌĄ ƐĞƌ ĐƌŝĂĚĂ ƵŵĂ ĨƵŶĕĆŽ ůſŐŝĐĂ ĐŽŵďŝŶĂĐŝŽŶĂů y с Ĩ ;͕ ͕ ͕ Ϳ͕ Ğŵ ƋƵĞ Ğ ƌĞƉƌĞƐĞŶƚĂŵĐŚĂǀĞƐ͕ĞƌĞƉƌĞƐĞŶƚĂŵƐĞŶƐŽƌĞƐĞy ƌĞƉƌĞƐĞŶƚĂŽĂĐŝŽŶĂŵĞŶƚŽĚŽŵŽƚŽƌ͘ WĂƌĂŝƐƐŽ͕ĐŽŶƐƚƌƵŝƵͲƐĞĂdĂďĞůĂsĞƌĚĂĚĞĚĂƐǀĂƌŝĄǀĞŝƐ ĞŶǀŽůǀŝĚĂƐ͕ĐŽŶĨŽƌŵĞŵŽƐƚƌĂĚŽĂďĂŝdžŽ͘ EĂ dĂďĞůĂ sĞƌĚĂĚĞ͕ ͕ ͕ Ğ ƐĆŽ ĂƐ ĞŶƚƌĂĚĂƐ Ğ y Ġ Ă ƐĂşĚĂ͘ K ƐşŵďŽůŽ ? ƌĞƉƌĞƐĞŶƚĂ Ă ĐŽŶĚŝĕĆŽ ĚĞ ĚŽŶ͛ƚĐĂƌĞŽƵnão importaƉĂƌĂĂƐĂşĚĂy͘KƐşŵďŽůŽ’ ƌĞƉƌĞƐĞŶƚĂ ŝŶǀĞƌƐĆŽ ůſŐŝĐĂ͘ ĞƐƐĂ ĨŽƌŵĂ͕ ’͕ ƉŽƌ ĞdžĞŵƉůŽ͕ƐŝŐŶŝĮĐĂŝŶǀĞƌƟĚŽŽƵĐŽŵƉůĞŵĞŶƚĂĚŽ͘ A B C D X 0 0 0 0 0 0 1 0 0 0 1 0 2 0 0 1 0 0 3 0 0 1 1 ? 4 0 1 0 0 0 5 0 1 0 1 ? 6 0 1 1 0 ? 7 0 1 1 1 ? 8 1 0 0 0 0 9 1 0 0 1 1 10 1 0 1 0 1 11 1 0 1 1 ? 12 1 1 0 0 1 13 1 1 0 1 ? 14 1 1 1 0 ? 15 1 1 1 1 ? ĞdžƉƌĞƐƐĆŽůſŐŝĐĂŵŝŶŝŵŝnjĂĚĂƉĂƌĂĂĨƵŶĕĆŽyƉŽĚĞ ƐĞƌƌĞƉƌĞƐĞŶƚĂĚĂƉŽƌ A yснн͘ B yс’н’н’͘ C yс’н’н͘ D yс’н’н͘ E yс’’н’’н’’. QUESTÃO 31 ůĞǀŝƚĂĕĆŽ ŵĂŐŶĠƟĐĂ ;maglevͿ Ġ ƵŵĂ ĨŽƌŵĂ ĚĞ ůĞǀŝƚĂƌ ŽďũĞƚŽƐ͕ Ă ƉĂƌƟƌ ĚĞ ĐĂŵƉŽƐ ŵĂŐŶĠƟĐŽƐ͕ ĚĞ ŵŽĚŽ ƐŝůĞŶĐŝŽƐŽ Ğ ƐĞŵ ŶĞĐĞƐƐŝĚĂĚĞ ĚŽ ƵƐŽ ĚĞ ĐŽŵďƵƐơǀĞŝƐ͘ WĂşƐĞƐ͕ ĐŽŵŽ :ĂƉĆŽ Ğ ůĞŵĂŶŚĂ͕ ƚġŵ ŝŶǀĞƐƟĚŽ ďŝůŚƁĞƐ ĚĞ ĚſůĂƌĞƐ Ğŵ ƉĞƐƋƵŝƐĂƐ Ğ ĚĞƐĞŶǀŽůǀŝŵĞŶƚŽ ŶĞƐƐĂ ĄƌĞĂ͕ ƉƌŝŶĐŝƉĂůŵĞŶƚĞ ĐŽŵ ĨŽĐŽŶŽƚƌĞŵmaglev. ^ŽďƌĞ ŽƐ ĨĞŶƀŵĞŶŽƐ ĞůĞƚƌŽŵĂŐŶĠƟĐŽƐ ĞŶǀŽůǀŝĚŽƐ ŶĞƐƐĞƟƉŽĚĞůĞǀŝƚĂĕĆŽ͕ĂƐƐŝŶĂůĞĂĂůƚĞƌŶĂƟǀĂĐŽƌƌĞƚĂ͘ A KƐĐĂŵƉŽƐŵĂŐŶĠƟĐŽƐŶĞĐĞƐƐĄƌŝŽƐƉĂƌĂƐĞŽďƚĞƌ Ă ůĞǀŝƚĂĕĆŽ ŵĂŐŶĠƟĐĂ͕ Ğŵ ŐĞƌĂů͕ ƐĆŽ ƉŽƵĐŽ ŝŶƚĞŶƐŽƐ͘ B DĂƚĞƌŝĂŝƐĐŽŵƉƌŽƉƌŝĞĚĂĚĞƐƵƉĞƌĐŽŶĚƵƚŽƌĂŶĆŽ ƐĆŽ ŝŶĚŝĐĂĚŽƐ ŶĞƐƐĞ ƟƉŽ ĚĞ ůĞǀŝƚĂĕĆŽ͕ ƵŵĂ ǀĞnj ƋƵĞĞůĞƐƌĞƉĞůĞŵŽĐĂŵƉŽŵĂŐŶĠƟĐŽ͘ C WĂƌĂƋƵĞĂůĞǀŝƚĂĕĆŽƐĞũĂŐĂƌĂŶƟĚĂ͕ĠŶĞĐĞƐƐĄƌŝŽ ƋƵĞ Ă ĨŽƌĕĂ ƌĞƉƵůƐŝǀĂ ƐŽďƌĞ Ƶŵ ŽďũĞƚŽ ĚŝĂŵĂŐŶĠƟĐŽ ƐĞũĂ ŵĞŶŽƌ ĚŽ ƋƵĞ Ž ƉĞƐŽ ĚĞƐƐĞ ŽďũĞƚŽ͘ D ůĞǀŝƚĂĕĆŽ ĞŵƉƌĞŐĂ Ž ĚŝĂŵĂŐŶĞƟƐŵŽ͕ ƉƌŽƉƌŝĞĚĂĚĞƋƵĞĂůŐƵŶƐŵĂƚĞƌŝĂŝƐƉŽƐƐƵĞŵĚĞƐĞ ŵĂŐŶĞƟnjĂƌĞŵĞŵŽƉŽƐŝĕĆŽĂŽĐĂŵƉŽŵĂŐŶĠƟĐŽ ĂƉůŝĐĂĚŽ͕ƌĞƉĞůŝŶĚŽͲƐĞŵƵƚƵĂŵĞŶƚĞ͘ E WĂƌĂ Ă ĂƉůŝĐĂďŝůŝĚĂĚĞ Ğŵ ǀĞşĐƵůŽƐ ;ĐŽŵŽ ƚƌĞŶƐ͕ ƉŽƌĞdžĞŵƉůŽͿ͕ĂůĞǀŝƚĂĕĆŽŵĂŐŶĠƟĐĂĠƐƵĮĐŝĞŶƚĞ ƉĂƌĂ Ă ůŽĐŽŵŽĕĆŽ͕ ƐĞŶĚŽ ĚŝƐƉĞŶƐĄǀĞů Ž ƵƐŽ ĚĞ ƵŵŵŽƚŽƌĚĞƉƌŽƉƵůƐĆŽ͘ ÁREA LIVRE
*R17201427*
UNIVERSIDADE ESTADUAL DE CAMPINAS
FACULDADE DE ENGENHARIA ELÉTRICA E DE COMPUTAÇÃO
5
com paridade ímpar. Esta sequência binária é transmitida através de um canal de comunicação ideal. No receptor a sequência binária é decodificada somente se a checagem de paridade ímpar não detectar um erro (nível BAIXO). Caso contrário, o decodificador deverá produzir nível BAIXO em todas as suas saídas. O diagrama de blocos deste sistema é mostrado na Figura abaixo.
Dado o enunciado, pede-se:
a) Desenhe e explique o funcionamento do circuito lógico combinacional do gerador de paridade ímpar.
b) Desenhe e explique o funcionamento do circuito lógico combinacional do verificador de paridade ímpar.
c) Construa a Tabela Verdade do Decodificador.
d) Considerando que P’ = P, D3’ = D3, D2’ = D2, D1’ = D1 e D0’ = D0, complete
UNIVERSIDADE ESTADUAL DE CAMPINAS
FACULDADE DE ENGENHARIA ELÉTRICA E DE COMPUTAÇÃO
6
Atenção: D3 é o bit mais significativo e D2 é o bit menos significativo da sequência binária.
e) Considere agora que o canal não é mais ideal. Os sinais recebidos (P’ D3’
D2’ D1’ D0’) são aqueles mostrados no diagrama de temporização abaixo.
UNIVERSIDADE ESTADUAL DE CAMPINAS
FACULDADE DE ENGENHARIA ELÉTRICA E DE COMPUTAÇÃO
7
pode ter ocorrido em um dado bit, complete o diagrama considerando o funcionamento do sistema digital descrito anteriormente.
Atenção: D3’ é o bit mais significativo e D2’ é o bit menos significativo da sequência binária.
UNIVERSIDADE ESTADUAL DE CAMPINAS
FACULDADE DE ENGENHARIA ELÉTRICA E DE COMPUTAÇÃO
8
Exercício 8. a) Determine a Tabela Verdade de um Meio Subtrator, cujas entradas são os bits X1 e X2, e as saídas são os bits D e B (Borrow). b)
Determine a função Booleana para cada uma das saídas do Meio Subtrator e desenhe o circuito lógico combinacional utilizando o menor número de portas lógicas possível. c) Determine a Tabela Verdade de um Subtrator Completo, cujas entradas são os bits X1, X2 e Bin, e as saídas são os bits D (X1 – X2 –
Bin) e Bout. d) Determine o Mapa de Karnaugh para cada uma das saídas do
Subtrator Completo. Em seguida, obtenha as expressões mínimas para as funções Booleanas que representam a saída deste circuito lógico combinacional. Por fim, desenhe o circuito lógico combinacional utilizando o menor número de portas lógicas possível.
(Elias 2014; Questão 4 da Prova 2 – EA772) Exercício 9. Utilize o procedimento de tabulação (Método de Quine-McCluskey) para gerar o conjunto de implicantes primos e obter todas as expressões mínimas para as seguintes funções.
a) f1 w, x, y, z
(
)
=(
1, 5, 6,12,13,14)
+(
2, 4)
φ∑
∑
b) f 2 v, w, x, y, z(
)
=∑
(
0,1, 3,8, 9,13,14,15,16,17,19, 24, 25, 27, 31)
c) f 3 w, x, y, z(
)
=(
0,1, 4, 5, 6, 7, 9,11,15)
+(
10,14)
φ∑
∑
d) f 4 v, w, x, y, z(
)
=∑
(
1, 5, 6, 7, 9,13,14,15,17,18,19, 21, 22, 23, 25, 29, 30)
e) f 5 w, x, y, z(
)
=∑
(
0,1, 5, 7,8,10,14,15)
(Kohavi & Jha, 2010; Problema 4.20, página 104) Exercício 10. Para a função T w, x, y, z
(
)
=∑
(
0,1, 2, 3, 4, 6, 7,8, 9,11,15)
:a) Apresente o mapa.
b) Encontre todos os implicantes primos e indique quais são essenciais. c) Encontre a expressão mínima para T e determine se este é único.
(Kohavi & Jha, 2010; Problema 4.13, página 103) Exercício 11. O mapa abaixo representa os implicantes primos para
f a, b, c, d
(
)
no qual alguns itens das linhas e colunas são desconhecidos (?). No entanto, é conhecido que a tabela tem uma linha para cada implicante primo de f e uma coluna para cada mintermo para o qual f tem um valor de 1.a) Encontre, com ajuda do mapa, todos os mintermos e implicantes primos que correspondam, respectivamente, às linhas e colunas desconhecidas.
UNIVERSIDADE ESTADUAL DE CAMPINAS
FACULDADE DE ENGENHARIA ELÉTRICA E DE COMPUTAÇÃO
9
c) Obtenha os maxtermos de f , ou seja, os termos para os quais f é igual a 0.
d) Encontre a(s) expressão(ões) mínima(s) para f .
(Kohavi & Jha, 2010; Problema 4.24, página 106) Exercício 12. Desenhe um conversor de código de dois níveis a partir de BCD para o código 2-entre-5, conforme apresentado na tabela abaixo.
Decimal 2-out-of-5 0 1 1 0 0 0 1 0 0 0 1 1 2 0 0 1 0 1 3 0 0 1 1 0 4 0 1 0 0 1 5 0 1 0 1 0 6 0 1 1 0 0 7 1 0 0 0 1 8 1 0 0 1 0 9 1 0 1 0 0
(Kohavi & Jha, 2010; Problema 5.2, página 144) Exercício 13. O circuito da figura abaixo utiliza três multiplexadores de duas entradas. Determine a função realizada por este circuito.
(Tocci & Widmer, 9a Edição; Problema 9.27, página 368)
106 Minimization of switching functions
Problem 4.24. Shown in Fig. P4.24 is a prime implicant chart for f (a, b, c, d) in which some of the row and column headings are unknown. It is known, however, that the chart has a row for each prime implicant of f and a column for each minterm for which f has a value 1.
(a) Find with the aid of a map all the minterms and prime implicants that correspond, respectively, to the columns and rows with unknown headings.
(b) Is your solution to (a) unique?
(c) Give the minterms for which f must be equal to 0. (d) Find a minimal expression for f .
A = b'd' B = ? C = bcd D = ? 0 7 8 10 15 ? ? F = ? E = ? Fig. P4.24
Problem 4.25. A combinational network with four inputs A, B, C, and D, three inter-mediate outputs Q, P , and R, and final two outputs T1 and T2 is shown in Fig. P4.25.
(a) Assuming that G1 and G2 are both AND gates, show the map for the smallest
function Pmin (i.e., with the minimum number of minterms) that makes it possible
to produce T1 and T2.
(b) Show the maps for Q and R that correspond to the above Pmin. Indicate explicitly
the don’t-care positions.
(c) Assuming that G1 and G2 are both OR gates, find the largest Pmax and show the
corresponding maps for Q and R.
(d) Can both T1 and T2 be produced if G1is an AND gate and G2 is an OR gate? Or if
G1 is an OR gate and G2 is an AND gate?
A B C D Q P R T1= = (0,1, 3, 4, 5, 7,11,15) T2 G1 G2 (2,3,6,7,11,15) Fig. P4.25
Problem 4.26. A gate T has logical properties that are defined by the map in Fig. P4.26.
(a) Prove that if the logic value 1 is given then any switching function can be realized by means of T gates, that is, T gates plus the logic value 1 are functionally complete. (b) Realize, by means of two T gates, the function
f(w, x, y, z) = !(0, 1, 2, 4, 7, 8, 9, 10, 12, 15). Hint:Realize the 0’s of f .
