2º TESTE (Questões 4, 5, 6, 7 e 8)... 1h30m EXAME (Questões 1 a 8)... 2h30m

S

D

MEFT / MEAer 2015-2016

20 de Junho de 2016, 15:00

A

EXAME

MUITO IMPORTANTE: indique, no rodapé de cada página, a prova que

pretende realizar:



2º TESTE (Questões 4, 5, 6, 7 e 8) ... 1h30m

EXAME (Questões 1 a 8) ... 2h30m

Antes de iniciar a prova, tenha em atenção o seguinte: i. O enunciado da prova inclui 14 páginas.

ii. O teste contempla as perguntas 4, 5, 6, 7 e 8 e tem a duração de 1h30m. iii. O exame contempla todas as perguntas e tem a duração de 2h30m. iv. Existem 4 variantes distintas da prova: A, B, C e D.

v. A prova é sem consulta. Sobre a secretária apenas deve encontrar-se a sua identificação (cartão de estudante).

vi. Identifique todas as folhas do enunciado com: a) Nome;

b) Número de aluno;

c) Prova que pretende realizar: teste ou exame. vii. Recorde que logo após terminar a prova:

a) Todas as páginas serão desagrafadas e separadas;

b) As páginas 1 a 6 serão destruídas, caso tenha manifestado a intenção de fazer o teste; c) Folhas não identificadas não serão cotadas!!!

viii. Resolva a prova no próprio enunciado. Para cada questão é fornecido um espaço próprio, dentro do qual deverá responder. A sua dimensão está ajustada ao tamanho expectável da resposta.

ix. Excepcionalmente, e caso realmente necessite, pode usar o espaço extra disponível das páginas em branco, colocadas ao longo da prova. Nesse caso, deve indicar junto ao enunciado da pergunta que a resposta à mesma se encontra na página que utilizou. Tenha presente o aviso descrito no ponto vii.b).

x. Justifique adequadamente todas as respostas.

xi. Responda à prova com calma. Se não sabe responder a uma pergunta, passe à seguinte e volte a ela no fim.

S

D

MEFT / MEAer 2015-2016

20 de Junho de 2016, 15:00

A

EXAME

1. Considere a função lógica f(A, B,C, D) = ((𝐴̅ + 𝐵) ⊙ (𝐴 + 𝐶))𝐵𝐷

a) Escreva a expressão da função utilizando apenas portas NOR e NOT. Justifique, apresentando os diversos passos de manipulação algébrica que realizou. ... [1,0 val.]

b) Implemente esta função utilizando o número mínimo de multiplexers 4:1 com saída invertida, e o mínimo de lógica adicional. Nota: As variáveis de entrada estão

disponíveis também na forma negada sem custo adicional. ... [1,0 val.]

A B C D

{

S

D

MEFT / MEAer 2015-2016

20 de Junho de 2016, 15:00

A

EXAME

2. Considere a função lógica 𝑓(𝐴, 𝐵, 𝐶, 𝐷, 𝐸) incompletamente especificada, definida da seguinte forma:

𝑓(𝐴, 𝐵, 𝐶, 𝐷, 𝐸) = ∏ 𝑀(0,4,7,9,11,12,13,15,16,28,31)

×

a) Complete o mapa de Karnaugh representado abaixo por forma a representar esta função. [1,0 val.]

00 01 11 10 000 001 011 010 110 111 101 100 CDE AB

b) Expresse algebricamente a função numa forma mínima conjuntiva, indicando os respetivos agrupamentos no mapa de Karnaugh. ... [1,5 val.]

c) Identifique os implicados primos essenciais e não essenciais na expressão encontrada na alínea b). Justifique. ... [2,0 val.]

d) Utilizando a notação abreviada ∑ 𝑚() + ∑ 𝑚𝑑() ou ∏ 𝑀() × ∏ 𝑀𝑑(), conforme achar mais adequado, expresse 𝑓̅ na forma canónica disjuntiva. Justifique. ... [1,0 val.]

E

X

A

S

D

MEFT / MEAer 2015-2016

20 de Junho de 2016, 15:00

A

EXAME

S

D

MEFT / MEAer 2015-2016

20 de Junho de 2016, 15:00

A

EXAME

3. Pretende-se projetar um circuito que compara dois números de 8 bits A(7:0) e B(7:0), em formato de complemento para dois. Este circuito comparador deve permitir o encadeamento com outros idênticos, por forma a permitir aumentar o número de bits dos números comparados. Assim, para além das entradas A e B, existem entradas I[A<B], I[A>B] e I[A=B] que deverão conter o resultado da comparação de outro circuito idêntico onde se encontram ligados os bits mais significativos de A e B. As saídas do novo circuito são designadas O[A<B], O[A>B] e O[A=B]. O novo circuito deverá portanto funcionar de acordo com a seguinte tabela.

A<B A>B A=B I[A<B] I[A>B] I[A=B] O[A<B] O[A>B] O[A=B]

x x x 1 0 0 1 0 0

x x x 0 1 0 0 1 0

1 0 0 0 0 1 1 0 0

0 1 0 0 0 1 0 1 0

0 0 1 0 0 1 0 0 1

Desenhe o diagrama lógico do circuito utilizando os circuitos abaixo e o mínimo de lógica discreta possível. O circuito deve ser desenhado apenas para as situações em que -128<=A-B<=127. [2,5 val.]

E X A ME 0 1 2 3 0 1 2 3 0₁ 2 3 CI CO ∑

}

}

}

}

S

D

MEFT / MEAer 2015-2016

20 de Junho de 2016, 15:00

A

EXAME

S

D

MEFT / MEAer 2015-2016

20 de Junho de 2016, 15:00

A

EXAME

4. Considere o circuito da figura e os tempos de propagação indicados na tabela:

1D C1 CLK 1J C1 1K CLK FA CI A B CI A B Q Q Q Q1 Q2 1T C1 Q Q0 CLK NAND tSETUP tHOLD tPHL tPLH NOR XNOR FF D FF JK 1ns 2ns 2ns 2ns 4ns 3ns 1ns 1ns 2ns 2ns 1ns 0,5ns 1ns 0,5ns D2 J1 K1 T0 S/CO 6ns / 9ns FA 6ns / 9ns S CO S ACENDE_LED_H FF T 1ns 2ns 1ns 0,5ns

a) Considerando que inicialmente Q2=0 Q1=1 Q0=0, CI=A=1 e B=0, determine justificadamente o valor à saída dos flip-flops após a ocorrência de três flancos descendentes de relógio. .... [1,0 val.]

b) Determine justificadamente o período mínimo de relógio do circuito, por forma a garantir o correto funcionamento do mesmo. ... [0,5 val.]

TE STE / E X A M E

S

D

MEFT / MEAer 2015-2016

20 de Junho de 2016, 15:00

A

EXAME

5. Considere o seguinte diagrama de estados de um circuito sequencial síncrono, caracterizado por uma entrada (X) e uma saída (Y):

0001 0100 0010 1000 1/0 0/0 _0/1 -/1 1/1 0/1 1/0

Implemente esta máquina de estados utilizando o registo de deslocamento fornecido e o mínimo de lógica adicional. Deve incluir uma entrada de inicialização. Não se esqueça de ligar todas as entradas. Por forma a poupar espaço e diminuir a entropia do diagrama, considere que sinais com o mesmo nome estão ligados entre si. Sugestão: comece por associar a cada transição do diagrama de estados as

situações de SHL, SHR e LOAD. ... [1,5 val.]

TE STE / E X A ME TE STE / E X A M E SRG 4 Q0 3, 4D Q1 Q2 Q3 3, 4D 3, 4D 3, 4D 2, 4D 1, 4D C4 0 1 M _0 3 1 /2

S

D

MEFT / MEAer 2015-2016

20 de Junho de 2016, 15:00

A

EXAME

6. Considere o seguinte diagrama de estados de um circuito sequencial síncrono, caracterizado por uma entrada (X) e uma saída (Y). Como pode observar, trata-se de uma máquina de Moore.

S0/0 S2/1 S3/0 S1/0 0 S4/1 1 0 1 0 1 0 1 0 1

a) Apresente, no quadriculado, a tabela de transição de estados. Assuma uma codificação one-hot em que o estado Sn é codificado como 2𝑛. ... [1,0 val.]

Utilize apenas as linhas/colunas que considerar necessário.

TE STE / E X A M E

S

D

MEFT / MEAer 2015-2016

20 de Junho de 2016, 15:00

A

EXAME

b) Sintetize as funções lógicas correspondentes às entradas dos flip-flops e à saída do circuito.

Considere a utilização de flip-flops do tipo D. [1,0 val.]

c) Transforme a máquina de estados numa máquina de Mealy equivalente, apresentando a respetiva tabela de transição de estados no quadriculado. Mantenha os nomes dos estados e assinale os estados que podem ser eliminados, se existirem. [1,0 val.]

S

D

MEFT / MEAer 2015-2016

20 de Junho de 2016, 15:00

A

EXAME

7. Pretende-se desenvolver um circuito de controlo para uma máquina que vende garrafas de água.  Cada garrafa de água custa 20 cêntimos.

 A máquina aceita moedas de 5, 10 e 20 cêntimos.

 No máximo, a máquina é capaz de receber 30 cêntimos. Consequentemente, dá troco de uma única moeda, de 5 ou 10 cêntimos. No caso de a moeda introduzida causar que o valor acumulado seja superior a 30 cêntimos, a máquina não guarda a moeda, devolvendo-a de imediato, e continuando à espera de uma moeda de valor inferior que não ultrapasse os 30 cêntimos acumulados.

 A máquina recebe apenas uma moeda de cada vez.

 Uma vez que os 20 cêntimos sejam atingidos (ou ultrapassados) a máquina entrega a garrafa de água, o troco (se houver) e volta ao estado inicial.

O circuito de controlo tem as seguintes entradas:  I5: Moeda de 5 cêntimos introduzida.  I10: Moeda de 10 cêntimos introduzida.  I20: Moeda de 20 cêntimos introduzida. O circuito de controlo tem as seguintes saídas:

 D5: Devolve moeda de 5 cêntimos.  D10: Devolve moeda de 10 cêntimos.  D20: Devolve moeda de 20 cêntimos.  EG: Entrega a garrafa de água.

Desenhe o diagrama de estados do circuito de controlo como uma máquina de Mealy, indicando o número de estados, o significado de cada estado, os valores de entrada e de saída. A ordem dos bits de entrada e de saída deve ser a ordem porque estes bits foram apresentados acima. Nota: Caso

não seja capaz de fazer como máquina de Mealy, pode fazer como máquina de Moore, embora com penalização. ... [1,5 val.]

TE STE / E X A M E

S

D

MEFT / MEAer 2015-2016

20 de Junho de 2016, 15:00

A

EXAME

S

D

MEFT / MEAer 2015-2016

20 de Junho de 2016, 15:00

A

EXAME

8. Considere o seguinte diagrama de estados de um circuito sequencial síncrono, caracterizado por 4 entradas (A,B,C,D) e 3 saídas (X,Y,Z):

Pretende-se implementar este circuito através de uma máquina de estados micro-programada constituída por uma EPROM e um registo binário com carregamento paralelo. A codificação dos estados em CBN corresponde ao número do respectivo estado.

a) Identifique (ex: letra, nome ou acrónimo) e indique a largura (nº bits) dos sinais representados no diagrama: n1, n2, n3, n4, n5.. ... [0,5 val.]

b) Determine o conteúdo da fracção da EPROM que permite implementar todas as transições do diagrama de estados que saem dos estados S2, S6 e S7 (utilize o quadriculado da página seguinte para indicar o endereço e o valor das correspondentes posições da memória). ... [1,5 val.] c) Indique qual a dimensão mínima da EPROM (em número de bits) por forma a garantir o

funcionamento do circuito, tendo em conta este diagrama de estados (não precisa fazer qualquer normalização para uma potência inteira de 2). ... [0,5 val.]

TE STE / E X A M E C1 1D Clk A d d re ss B u s D at a B u s n3 n5 n4 n2 n1 X Y MUX A B C D SEL 0 1 EPROM A d d re ss B u s D at a B u s MUX SEL 0 1 2 3 Z ACAÅC 0 4 5 6 7 1 S7 101 S2 110 S3 001 S6 000 S5 001 S4 000 D=0 D=1 B=1 B=0 ~(A=C) A=C A=1 A=0 B=0 B=1

S

D

A

EXAME