Algoritmo de chaveamento

Para executar o acionamento dos dispositivos semicondutores de potência, o algoritmo de chaveamento procede com uma série de análises que estão organizadas conforme mostra o fluxograma apresentado na Figura 3.2.

Figura 3.2 – Fluxograma simplificado do algoritmo de chaveamento.

A execução do algoritmo de chaveamento é efetuada em sincronismo com a amostragem das variáveis manipuladas pelo sistema de controle. O modulador PWM tem seu estado alterado conforme a frequência de sua portadora, que seria a mesma frequência de chaveamento das células de um conversor multinível convencional, operando com

modulação por deslocamento de fase. A frequência de amostragem é determinada conforme os critérios de dimensionamento do controlador de corrente, das especificações do conversor AD e da velocidade de processamento do hardware. A frequência do PWM deve atender à frequência de chaveamento dos dispositivos semicondutores de potência. Naturalmente, a frequência de amostragem é superior à frequência de operação do PWM.

Verifica-se, na Figura 3.2, a existência de caminhos alternativos que dão às transições do modulador PWM condições de finalizarem o processamento sem que seja executada a comutação. Deste modo, atinge-se a meta de reduzir a frequência de operação das chaves semicondutoras por meio de dois eixos que conduzirão o processamento das transições: no primeiro, através da identificação e supressão de transições redundantes e, no segundo, pela aplicação das regras para a postergação, supressão ou execução das comutações.

3.1.1. Transições redundantes

A Figura 3.3 apresenta uma adaptação do circuito modulador PS-PWM [20] para um número n de células.

Figura 3.3 – Circuito modulador PS-PWM.

Observa-se que, sempre que o valor da tensão da portadora P1 cruzar com o valor da tensão de referência, vref, haverá uma comutação na chave 1A. Se este momento

Sistema Proposto

comutação simultânea de ambas as chaves de uma mesma célula, neste caso, não causa mudança no nível da saída. Isto é justificado pela existência de dois estados de nível zero, conforme mostra a Tabela 2.2, e as transições entre estes estados são inócuas. Estas são as transições redundantes.

O algoritmo de chaveamento identifica as transições redundantes pela solicitação da transição simultânea de duas chaves, conforme destacado na Figura 3.4(a), sem que haja alteração no nível da saída, como mostrado na Figura 3.4(b) [10].

Figura 3.4 – Transições redundantes na modulação PS-PWM.

O fenômeno de transições redundantes não se limita ao momento do encontro da tensão de referência com a tensão de duas portadoras em zero volt. Ele pode ser observado em qualquer momento em que a tensão de referência se igualar ao valor de duas portadoras simultaneamente. Portanto, a interseção entre portadoras, incluindo as de fases opostas, aponta uma probabilidade de se manifestar uma transição redundante. Na Figura 3.5(a) são destacados os momentos em que a portadora P1 intercepta as demais portadoras de um sistema PS-PWM com duas células e, na Figura 3.5(b), com três células.

Figura 3.5 – Intersecção da primeira portadora no sistema com 2 células (a) e 3 células (b).

Nota-se que, num período de chaveamento, são possíveis combinações de diferentes portadoras em intersecção. Tais combinações correspondem ao número de instantes em que há a possibilidade de ocorrer uma transição redundante, Nptr. Esta quantia é expressa pelo número de permutações de pares de portadoras:

= ( , 2) = !

( − 2)! (3.1)

A Tabela 3.1 ilustra a evolução da possibilidade de ocorrer uma transição redundante conforme o número de células de um sistema PS-PWM.

Tabela 3.1 – Evolução da possibilidade de ocorrer uma transição redundante no sistema PS-PWM.

n k Nptr Ilustração 2 5 12 Figura 3.5 (a) 3 7 30 Figura 3.5 (b) 4 9 56 - 5 11 90 - 6 13 132 -

As transições redundantes não produzem nenhum efeito no sinal de saída do sistema PS-PWM. No entanto, como as chaves semicondutoras de potência sofrem perdas por qualquer tipo de comutação, é imprescindível a remoção das redundantes para aumentar a eficiência do sistema.

3.1.2. Regras para o chaveamento condicional

A redução do número de comutações não é realizada apenas pela supressão das transições redundantes. O processamento que segue esta etapa, como mostra a Figura 3.2, também dispõe de recursos com esta função. A lógica adotada para a operação da redução

Sistema Proposto

CC. Portanto, estas duas ações serão explicadas simultaneamente através do estudo das regras para postergação ou supressão das transições, denominado chaveamento condicional. Para efetuar a análise do processamento ao qual a comutação é submetida, adota-se uma situação padrão na qual a corrente do filtro atravessa uma das células do sistema multinível, conforme exposto na Figura 3.6.

C

i

V

I

+

-

Figura 3.6 – Estado padrão da célula, para análise do chaveamento condicional.

Na Figura 3.6, admitindo-se que as chaves são acionadas de modo que a célula apresente estado diferente de zero (vide Tabela 2.2), a corrente do capacitor da célula, IC, será igual, em módulo, à corrente instantânea do filtro, ifiltro, no momento em que esta é amostrada. Conhecendo o sinal da corrente do filtro e os estados das chaves, determina-se qual é o sentido da corrente IC, denominando-a positiva se obedece o sentido ilustrado. A tensão no capacitor da célula, VC, é amostrada no mesmo instante da corrente do filtro. Esta tensão sofre flutuações em função da corrente IC em torno do valor nominal VC*.

O chaveamento das células é executado conforme se estabelece a relação entre VC, VC* e a polaridade de IC. Este relacionamento é tratado de forma lógica, sem envolvimento dos valores absolutos, podendo assumir somente dois estados: favorável ou desfavorável, conforme mostram as figuras 3.7 e 3.8.

Considerando que no momento t0, a tensão VC é amostrada com valor inferior ao da referência, VC*, se IC for positivo, estima-se que durante o intervalo de tempo até o momento t1, VC se aproximará da tensão de referência, como mostra a Figura 3.7(a).

Se no instante da amostragem, t0, a corrente IC for negativa, mas a tensão VC for maior que a referência, VC*, conforme ilustrado na Figura 3.7(b), também haverá a aproximação da tensão do capacitor com o valor da referência.

Ambas as situações colaboram para a redução do erro da tensão mensurada sobre o capacitor da célula. Portanto, afirma-se que a relação entre as grandezas envolvidas são favoráveis. É conveniente ao equilíbrio da tensão no barramento CC desta célula que uma comutação solicitada no instante t0 seja postergada.

Figura 3.8 – Relações desfavoráveis para o chaveamento condicional.

Se no momento t0 a amostra da tensão VC for menor que VC* e a corrente IC for negativa, haverá uma redução da tensão VC, como ilustra a Figura 3.8(a), aumentando o erro de tensão sobre o barramento CC.

O aumento do erro de tensão também acontecerá se a tensão VC amostrada for superior ao valor de referência, VC* e a corrente IC for positiva, como mostra a Figura 3.8(b).

Estas situações, por afetarem negativamente o equilíbrio da tensão no barramento CC, são denominadas relações desfavoráveis. A solicitação de comutação das células neste estado é oportuna e não deve ser postergada.

A relação entre as grandezas envolvidas no processamento do chaveamento condicional é resumida nas quatro possibilidades organizadas conforme mostra a Tabela 3.2

Sistema Proposto

Tabela 3.2 – Relacionamento entre VC, VC* e IC para o chaveamento condicional.

VC IC Relação Ilustração

VC < VC* IC > 0 Favorável Figura 3.7(a)

VC > VC* IC < 0 Favorável Figura 3.7(b)

VC < VC* IC < 0 Desfavorável Figura 3.8(a)

VC > VC* IC > 0 Desfavorável Figura 3.8(b)

As relações de igualdade entre VC e VC* são irrelevantes ao processamento, assim como é a amostra na qual IC = 0.

Conhecido o relacionamento entre VC, VC* e IC, aplicam-se as regras para o chaveamento condicional, conforme ilustram as figuras 3.9 e 3.10.

Figura 3.9 – Regras para o chaveamento condicional, parte 1.

Havendo uma solicitação de comutação na entrada do processamento e identificada a relação desfavorável da célula sujeita ao chaveamento, conforme mostra a Figura 3.9(a), então a comutação é executada imediatamente.

Se a célula encontra-se em uma relação favorável ao chaveamento condicional, haverá a postergação da comutação, como mostra a Figura 3.9(b). Inicia-se, neste

momento, a contagem do tempo do retardo da comutação, medido pelo número de ciclos de amostragem que a célula permanece no estado de postergação.

Estas duas regras iniciais favorecem o balanceamento da tensão no barramento CC das células por priorizarem os estados que lhe são favoráveis.

Figura 3.10 – Regras para o chaveamento condicional, parte 2.

A terceira regra impõe que a postergação da transição não deva exceder um limite fixo de tempo, que é denominado como retardo máximo da comutação – RCm. A Figura 3.10(a) mostra que, terminado o limite máximo do tempo de postergação, a comutação da célula deverá acontecer independentemente das relações entre as variáveis observadas.

Dentro do limite de tempo de postergação de uma transição, ocorrendo outra transição contrária à primeira, conforme apresentado na Figura 3.10(b), ambas as transições são anuladas definitivamente. Esta é a regra responsável pela redução do número de comutações executadas nos elementos semicondutores de potência.

Sistema Proposto

Além das regras ilustradas, são determinados dois outros critérios para o chaveamento condicional: o primeiro faz que, se suprimido um pulso1, a próxima transição da mesma polaridade do pulso suprimido poderá ser postergada, se identificada a relação favorável para tal, mas não anulada. Este procedimento objetiva equalizar a supressão de pulsos, evitando o desequilíbrio do sinal obtido na saída do conversor multinível.

O segundo critério adicional para o chaveamento condicional estabelece que, durante a postergação de uma primeira transição, havendo uma segunda que conduza a saída a dois ou mais níveis de tensão relativos ao nível inicial, as comutações devem ser executadas imediatamente. Esta ação garante uma resposta mais rápida para as variações bruscas dos estados de entrada, que necessitam de um potencial maior para atender o controle do processo.

Destaca-se que todo o processamento das comutações solicitadas pelo modulador PS-PWM é executado com base em informações binárias. O sistema não requer, em nenhum momento, a leitura dos valores absolutos das tensões e correntes envolvidas no processo. Esta característica dispensa o uso de transdutores e conversores que, para a aplicação recomendada, necessitam de tecnologia adequada para operação em tensões elevadas e também requerem uma atenção especial quanto ao isolamento, pois os barramentos em CC estão em potenciais distintos. O sistema proposto não dispensa o isolamento entre a aquisição dos dados e o processamento, mas garante a simplificação do processo de aquisição e transmissão dos dados, sem comprometer a eficácia da resposta desejada.