O circuito amostrador (Figura 8.20) ou sample and hold (S&H) é um dispositivo capaz de acompanhar um sinal aplicado a sua entrada e congelar, em sua saída, o valor instantâneo desta tensão quando um sinal de controle é acionado (Figura 8.21). O sinal de controle é uma entrada digital capaz de comutar o amostrador do modo sample (modo onde a saída acompanha a entrada, como se fosse um bufer) para o modo hold (modo onde a saída mantém-se inalterada,
independente do sinal que estiver presente na entrada). Um pouco da história do S&H pode ser lida em Sample and Hold Amplifiers da Analog Devices.
Sua utilização antes de um conversor AD se faz necessária para manter a entrada do AD fxa durante o período de conversão, o que garante uma conversão de melhor qualidade. Os circuitos de amostragem simultânea são aqueles onde diversos sinais analógicos devem passar por um único conversor AD, porém, nestes casos, é interessante que todas as medidas sejam feitas para o mesmo instante de tempo. Como isto não é possível utiliza-se um S&H em cada canal (entrada analógica) retendo todos os sinais num único instante de tempo e fazendo a conversão da tensão de cada canal como se todos estivessem sendo convertidos simultaneamente.
Figura 8.20: Diagrama esquemático de um sample and hold.
Figura 8.21: Gráfcos da tensão de entrada e saída de um sample and hold em função do sinal de controle deste amplifcador. S signifca sample e H signifca hold.
Apesar de a simplicidade muitas melhorias podem ser feitas no circuito da Figura 8.20. Bufers ou amplifcadores podem ser adicionados antes ou depois do circuito conferindo a ele alta impedância de entrada e baixa impedância de saída, realimentações também podem ser empregadas para melhorar a capacidade de rastrear tensões entre outros.
Amplifcadores de entrada devem ter alta capacidade de fornecer e drenar corrente em sua saída para que o capacitor de armazenamento seja rapidamente carregado com o valor correto da tensão, mesmo depois de transitórios. Também deve ser um componente de baixa tensão de ofset para que ela não interfra no valor da tensão que será armazenada no capacitor, principalmente quando este sistema estiver trabalhando com ganho diferente do unitário. Já o amplifcador de saída deve possuir elevada impedância de entrada, o que se traduz em uma baixa corrente de polarização. Isto é importante para que o capacitor não se descarregue sobre o segundo estágio de
A chave utilizado no S&H é um dos principais elementos neste tipo de amplifcador. Uma série de características são importantes a começar pela velocidade de abertura que deve ser elevada. Isto é importante para que o capacitor não se carregue com tensão diferente daquela em que estava a entrada quando chega o sinal de amostrar. Uma baixa corrente de fuga (traduzida como uma elevada impedância da chave, quando aberta) impede que o capacitor mude seu valor enquanto a tensão de saída deve permanecer estável. Uma baixa impedância quando está abeta impede que o hajam quedas de tesão entre a entrada e o capacitor.
Levando-se em conta o circuito de controle, que aciona a chave, deseja-se que haja pouca ou nenhuma transferência de cargas elétricas para a saída da chave. Qando isto ocorre (em função de capacitâncias parasitas), a tensão sobre o capacitor de armazenagem também sofre infuência do sinal de controle. Por fm, o capacitor deve ser de elevada qualidade, o que se traduz em um dielétrico de baixa absorção.
8.4.1 Modos de operação
Como podemos ver na Figura 8.22 existem 4 momentos distintos no funcionamento de um circuito amostrador. Qando o circuito está seguindo o sinal de entrada (modo track), quando ele passa do modo track para o modo hold, quando ele está no modo hold e quando ele passa do modo hold para o modo track. Em cada uma destas etapas uma série de fatores e acontecimentos importantes estão presentes em todos os S&H. A Figura 8.23 mostra um gráfco com todos os efeitos existentes durante cada um destes momentos.
Figura 8.22: Os quadro momentos de um amplifcador amostrador: Dois estados fxos e duas transições.
O modo track está em operação sempre que a chave do S&H está fechada. Nesta condição o S&H comporta-se como um amplifcador comum, onde a velocidade do amplifcador vai depender, principalmente, do capacitor de hold. Este capacitor colocado como carga do amplifcador do primeiro estágio insere mais um polo no amplifcador e, desta forma, piora a sua resposta em frequência. Neste momento também são importantes todas as características de frequência dos AO, tais como ofset; não linearidade; ganho; setling time; largura de banda (resistência da chave); slew rate; e corrente de polarização.
Na transição para o modo hold a abertura da chave causa perturbações no S&H e, portanto, altera o valor fnal armazenado no capacitor. A transição entre o modo track e o modo hold é mostrada com mais detalhes na Figura 8.24. Nela podemos ver que existe um atraso entre o sinal de controle e a real abertura da chave, que é chamado de atraso de controle. O tempo de abertura da chave, transientes formados por efeito indutivo ou capacitivo durante a abertura da chave, a incerteza do exato momento em que a chave abre e um ofset por transferência de carga do circuito de controle para o capacitor são os principais problemas associados a este momento. Como podemos perceber, todos estes problemas dizem respeito a chave e são listados abaixo: atraso de controle; tempo de abertura (aperture time); atraso de abertura efetiva (efective aperture
delay); transiente de chaveamento; ofset de sample to hold (causado pela capacitância parasita do circuito de controle da chave – quando a chave abre, as cargas do gate do FET são transferidas para o capacitor de hold e isto causa uma variação na tensão de hold, chamada de ofset de sample to hold); incerteza na abertura (aperture uncertainty).
Figura 8.23: Desenho representando os principais problemas existentes em cada um dos momentos de um S&H.
Figura 8.24: Detalhe do modo track to hold.
Qando no modo hold a chave do S&H está aberta. Nesta condição o S&H comporta-se como uma fonte DC. Os erros associados a este estado estão ligados ao capacitor que deve reter cargas mantendo constante a tensão de saída do amplifcador. Dos principais problemas associados com este modo cita-se o decaimento que corresponde a perda de carga no capacitor devido à fuga ou circuitos a ele ligados (R de fuga do capacitor, corrente de polarização do operacional de saída e resistência da chave diferente de infnito); o feed through que é uma perda
causada pela capacitância espúria entre os dois lados da chave; e a absorção do dielétrico (deve-se à redistribuição das cargas no capacitor após ter sofrido trocas rápidas de tensão).
E fnalmente a transição para o modo track está relacionada com o tempo de aquisição: tempo que o capacitor demora para carregar a informação. Entretanto este modo não infuencia nem causa nenhum tipo de erro durante o modo hold que é o modo principal de operação.